ALPHA DATA ADM-PCIE-9H3 картичка за обработка на FPGA со високи перформанси
Вовед
ADM-PCIE-9H3 е компјутерска картичка со високи перформанси, која може да се конфигурира, наменета за апликации на Data Center, која се одликува со Xilinx Virtex UltraScale+ Plus FPGA со меморија со висок пропусен опсег (HBM).
Клучни карактеристики
- PCIe Gen1/2/3 x1/2/4/8/16 capable
- Пасивна и активна термичка конфигурација за управување
- 1/2 должина, ниска проfile, x16 раб PCIe фактор на форма
- 8 GB HBM on-die меморија способна за 460 GB/s
- Еден QSFP-DD кафез способен за брзини на податоци до 28 Gbps на 8 канали (224 Gbps)
- Ултрапорт SlimSAS конектори со еден 8 ленти, усогласени со OpenCAPI и погодни за проширување на IO
- Поддржува или VU33P или VU35P Virtex UltraScale+ FPGA
- Преден панел и заден раб JTAG пристап преку USB порта
- FPGA може да се конфигурира преку USB/JTAG и блиц за конфигурација на SPI
- Voltagд, мониторинг на струја и температура
- 8 GPIO сигнали и 1 изолиран влез за тајминг
Код за нарачка
ADM-PCIE-9H3
ADM-PCIE-9H3/NF (без опционален вентилатор)
Види http://www.alpha-data.com/pdfs/adm-pcie-9h3.pdf за комплетни опции за нарачка.
Информации за одборот
Физички спецификации
ADM-PCIE-9H3 е во согласност со PCI Express CEM ревизијата 3.0.
Табела 1 : Механички димензии (вклучено предниот панел)
| Опис | Мерка |
| Вкупно Ди | 80.1 мм |
| Вкупно Dx | 181.5 мм |
| Вкупно Џ | 19.7 мм |
| Тежина | 350 грама |
Барања за шасија
PCI Express
ADM-PCIE-9H3 е способен за PCIe Gen 1/2/3 со ленти 1/2/4/8/16, користејќи го интегрираниот блок Xilinx за PCI Express.
Механички барања
Потребен е физички слот за PCIe со 16 ленти за механичка компатибилност.
Барања за моќност
ADM-PCIE-9H3 ја црпи целата енергија од PCIe Edge. Според спецификацијата PCIe, ова ја ограничува потрошувачката на енергија на картичката на максимални 75 W.
Проценката на потрошувачката на енергија бара употреба на табела на Xilinx XPE и алатка за проценувач на енергија достапна од Alpha Data. Ве молиме контактирајте со support@alpha-data.com за да ја добиете оваа алатка.
Моќта на располагање на шините пресметана со помош на XPE е како што следува:
Табела 2: Достапно напојување со железница
| Voltage | Име на изворот | Тековна способност |
| 0.72-0.90 | VCC_INT + VCCINT_IO + VCC_BRAM | 42 А |
| 0.9 | MGTAVCC | 5A |
| 1.2 | МГТАВТТ | 9A |
| 1.2 | VCC_HBM * VCC_IO_HBM | 14 А |
| 1.8 | VCCAUX + VCCAUX_IO + VCCO_1.8V | 1.5 А |
| 1.8 | MGTVCCAUX | 0.5 А |
| 2.5 | VCCAUX_HBM | 2.2 А |
| 3.3 | 3.3V за оптика | 3.6 А |
Термички перформанси
Ако температурата на јадрото на FPGA надмине 105 степени Целзиусови, дизајнот на FPGA ќе се исчисти за да се спречи прегревање на картичката.
ADM-PCIE-9H3 доаѓа со ладилник за намалување на температурата на FPGA, што е обично најжешката точка на картичката. Температурата на матрицата FPGA мора да остане под 100 степени Целзиусови. За да ја пресметате температурата на матрицата FPGA, земете ја моќноста на вашата апликација, помножете ја со Theta JA од табелата подолу и додадете ја внатрешната температура на околината на вашиот систем. На графиконот подолу се прикажани две линии, едната беше тестирана во канал со инсталирани обвивки, а другата беше тестирана без обвивки. Перформансите се генерално подобри без обвивките, но тие обезбедуваат подобрено ракување и ја намалуваат циркулацијата на воздухот во компактните сервери. Обвивката може да се отстрани со помош на хексадецимален драјвер од 1/16 инчи. Ако го користите вентилаторот обезбеден со плочата, ќе откриете дека тета JA е приближно 1.43 степени C/W за плочата на мирен воздух со или без инсталирана обвивка.
Дисипацијата на енергија може да се процени со користење на проценувачот на енергија Alpha Data во врска со Xilinx Power Estimator (XPE) што може да се преземе на http://www.xilinx.com/products/technology/power/xpe.html. Преземи
алатката UltraScale и поставете го уредот на Virtex UltraScale+, VU33P, FSVH2104, -2, -2L или -3, продолжен. Поставете ја амбиенталната температура на амбиентот на вашиот систем и изберете „корисничко прескокнување“ за ефективната тета JA и внесете ја фигурата поврзана со вашиот систем LFM во празното поле. Продолжете со внесување на сите применливи елементи на дизајнот и користење во следните јазичиња на табеларни пресметки. Следно, набавете го проценувачот на моќност 9H3 од Alpha Data со контактирање
support@alpha-data.com. Потоа ќе ги приклучите фигурите за моќност на FPGA заедно со фигурите на оптичкиот модул за да добиете проценка на нивото на таблата.
Активен VS Пасивен термички менаџмент
ADM-PCIE-9H3 се испорачува со мал изборен вентилатор за активно ладење во системи со слаб проток на воздух. Ако ADM-PCIE-9H3 ќе се инсталира на сервер со контролиран проток на воздух, опцијата за нарачка /NF може да се користи за примање картички без ова дополнително парче. Навивачите имаат многу пократко средно време помеѓу неуспехот (MTBF) отколку остатокот од склопот, така што пасивните картички имаат многу подолг животен век пред да бараат одржување. ADM-PCIE-9H3 вклучува и контролер за брзина на вентилаторот, кој овозможува променлива брзина на вентилаторот врз основа на температурата на матрицата и
откривање на неуспешен вентилатор (видете го делот Контролори на вентилаторот).
Прилагодувања
Алфа податоци обезбедува широки опции за прилагодување на постоечките комерцијални производи (COTS).
Некои опции вклучуваат, но не се ограничени на: дополнителни мрежни кафези во соседните слотови или целосна професијаfile, подобрени ладилници, прегради и додатоци на кола.
Ве молиме контактирајте sales@alpha-data.com да добиете понуда и да започнете со вашиот проект денес.
Функционален опис
Во текот наview
ADM-PCIE-9H3 е разноврсна компјутерска платформа која може да се конфигурира со Virtex UltraScale+ VU33P/VU35P FPGA, Gen3x16 PCIe интерфејс, 8 GB HBM меморија, еден QSFP-DD кафез, OpenCAPI компатибилен со Ultraport SlimS, исто така, спојува со OpenCAPI, Ultraport, SlimS, изолиран влез за пулс за синхронизација на времето, заглавие со 28 пински за општа намена (тактирање, контролни пинови, отстранување грешки, итн.), LED диоди на предниот панел и робустен системски монитор.
Прекинувачи
ADM-PCIE-9H3 има октален DIP прекинувач SW1, сместен на задната страна на плочката. Функцијата на секој прекинувач во SW1 е детално опишана подолу:
Табела 3: Функции на прекинувачот
| Префрли | Фабрички стандардни | Функција | Исклучено состојба | НА држава |
| SW1-1 | ИСКЛУЧЕНО | Кориснички прекинувач 0 | Пин AW33 = '1' | Пин BF52 = '0' |
| SW1-2 | ИСКЛУЧЕНО | Кориснички прекинувач 1 | Пин AY36 = '1' | Пин BF47 = '0' |
| SW1-3 | ИСКЛУЧЕНО | Резервирано | Резервирано | Резервирано |
| SW1-4 | ИСКЛУЧЕНО | Исклучување | Таблата ќе се вклучи | Веднаш исклучете го |
| SW1-5 | ИСКЛУЧЕНО | Услужен режим | Редовно работење | Режим на услуга за ажурирање на фирмверот |
| SW1-6 | ON | HOST_I2 C_MK | Sysmon преку PCIe I2C | Сисмон изолиран |
| SW1-7 | ON | CAPI_VP D_MK | Достапно е OpenCAPI VPD | OpenCAPI VPD е изолиран |
| SW1-8 | ON | CAPI_VP D_WP | CAPI VPD е заштитен со пишување | CAPI VPD може да се запише |
Користете IO Standard „LVCMOS18“ кога ги ограничувате пиновите на корисничкиот прекинувач.
LED диоди
На ADM-PCIE-7H9 има 3 LED диоди, од кои 4 се општа намена и чие значење може да го дефинира корисникот. Останатите 3 имаат фиксни функции опишани подолу:
Табела 4: Детали за LED диоди
| Комп. Уп. | Функција | НА држава | Исклучено состојба |
| D1 | LED_G1 | Корисникот дефиниран „0“ | Корисникот дефиниран „1“ |
| D3 | LED_A1 | Корисникот дефиниран „0“ | Корисникот дефиниран „1“ |
| D4 | ГОТОВО | FPGA е конфигуриран | FPGA не е конфигуриран |
| D5 | Статус 1 | Види Статус LED дефиниции | |
| D6 | Статус 0 | Види Статус LED дефиниции | |
| D7 | LED_A0 | Корисникот дефиниран „0“ | Корисникот дефиниран „1“ |
| D9 | LED_G0 | Корисникот дефиниран „0“ | Корисникот дефиниран „1“ |
Видете го делот Целосна табела за пинутирање за целосна листа на LED мрежи и пинови контролирани од корисникот
Часовник
ADM-PCIE-9H3 обезбедува флексибилни решенија за референтен часовник за многуте мулти-гигабитни квадови на трансивери и FPGA ткаенина. Секој часовник надвор од Синтисајзерот за часовници Si5338 може повторно да се конфигурира или од USB-интерфејсот на предниот панел или од серискиот приклучок Alpha Data sysmon FPGA. Ова му овозможува на корисникот да ја конфигурира речиси секоја произволна фреквенција на часовникот за време на извршувањето на апликацијата. Максималната фреквенција на часовникот е 312.5 MHz.
Достапен е и Si5328 атенуатор на нервоза. Ова може да обезбеди чисти и синхрони часовници на QSFP-DD и OpenCAPI (SlimSAS) четири локации на многу фреквенции на часовникот. Овие уреди користат само испарлива меморија, така што дизајнот на FPGA ќе треба повторно да ја конфигурира мапата на регистарот по кој било настан од циклусот на напојување.
Сите имиња на часовници во делот подолу може да се најдат во Целосна табела за закачување.
Si5328
Ако е потребно слабеење на треперењето, погледнете ја референтната документација за Si5328.
https://www.silabs.com/Support%20Documents/TechnicalDocs/Si5328.pdf
Врските на колото се огледуваат на Xilinx VCU110 и VCU108, погледнете ги Xilinx Dev Boards за референци
PCIe референтни часовници
16-те MGT ленти поврзани со работ на картичката PCIe користат MGT плочки 224 до 227 и користат системски часовник од 100 MHz (мрежно име PCIE_REFCLK).
Алтернативно, достапен е и чист, вграден часовник од 100 MHz (нето име PCIE_LCL_REFCLK).
Часовник од ткаенина
Дизајнот нуди часовник од ткаенина (нето име FABRIC_SRC_CLK) кој стандардно е 300 MHz. Овој часовник е наменет да се користи за IDELAY елементи во FPGA дизајни. Часовникот од ткаенина е поврзан со игла за глобален часовник (GC).
DIFF_TERM_ADV = TERM_100 е потребен за завршување на LVDS
Помошен часовник
Дизајнот нуди помошен часовник (нето име AUX_CLK) кој стандардно е 300 MHz. Овој часовник може да се користи за која било намена и е поврзан со игла за глобален часовник (GC).
DIFF_TERM_ADV = TERM_100 е потребен за завршување на LVDS
Програмски часовник (EMCCLK)
Часовник од 100 MHz (нето име EMCCLK_B) се внесува во пинот EMCCLK за да се придвижи SPI флеш-уредот за време на конфигурацијата на FPGA. Забележете дека ова не е IO пин со можност за глобален часовник.
QSFP-DD
Кафезот QSFP-DD се наоѓа во плочките MGT 126 и 127 и користи стандарден референтен часовник од 161.1328125 MHz.
Забележете дека оваа фреквенција на часовникот може да се смени на која било произволна фреквенција на часовникот до 312 MHz со репрограмирање на репрограмабилниот осцилатор на часовникот Si5338 преку системскиот монитор. Ова може да се направи со помош на Alpha Data API или преку USB со соодветните алатки за софтверот Alpha Data Software.
Видете ги имињата на мрежите QSFP_CLK* за локациите за иглички.
Кафезот QSFP-DD исто така е поставен така што може да се тактира од множителот на часовникот за пригушување на треперење Si5328.
Видете ги имињата на мрежите SI5328_OUT_1* за локациите за иглички.
Ultraport SlimSAS (OpenCAPI)
Конекторот Ultraport SlimSAS се наоѓа во плочката MGT 124 и 125.
За OpenCAPI се обезбедува надворешен часовник од 156.25 MHz преку кабелот. Видете ги имињата на мрежите CAPI_CLK_0* за локациите на пиновите на часовникот на кабелот.
Друг алтернативен извор на часовник за овој интерфејс е синтисајзерот на часовникот Si5338 кој е стандардно поставен на 161.1328125 MHz. Видете ги имињата на мрежите CAPI_CLK_1* за локациите за иглички. Забележете дека оваа фреквенција на часовникот може да се смени на која било произволна фреквенција на часовникот до 312 MHz со репрограмирање на репрограмабилниот осцилатор на часовникот Si5338 преку системскиот монитор. Ова може да се направи со помош на Alpha Data API или преку USB со соодветните алатки за софтверот Alpha Data Software.
За апликации чувствителни на треперење, овој интерфејс може да се тактира од Si5328 атенуаторот на треперење. Видете ги имињата на мрежите SI5328_OUT_0* за локациите за иглички.
PCI Express
ADM-PCIE-9H3 е способен за PCIe Gen 1/2/3 со ленти 1/2/4/8/16. FPGA ги вози овие ленти директно користејќи го интегрираниот блок PCI Express од Xilinx. Преговарањето за брзината на врската PCIe и бројот на користени ленти е генерално автоматско и не бара интервенција од корисникот.
Ресетирање на PCI Express (PERST#) поврзано со FPGA на две локации. Видете ги сигналите за Целосна табела за закачување PERST0_1V8_L и PERST1_1V8_L.
Останатите доделби на пиновите за лентите со голема брзина се дадени во пиновиот прикачен на Целосната табела за закачување
Спецификацијата PCI Express бара сите дополнителни картички да бидат подготвени за набројување во рок од 120 ms по важење на напојувањето (100 ms по важење на напојувањето + 20 ms по ослободувањето на PERST). ADM-PCIE-9H3 го исполнува ова барање кога е конфигуриран од тандем битстрим со соодветните ограничувања на SPI детално опишани во делот:
Конфигурација од флеш меморија. За повеќе детали за конфигурацијата на тандем, видете Xilinx xapp 1179.
Забелешка:
Различни матични плочи/задни рамни ќе имаат корист од различните шеми за изедначување на RX во рамките на PCIe IP-јадрото обезбедено од Xilinx. Alpha Data препорачува користење на следнава поставка ако корисникот доживее грешки во врската или проблеми со обуката со неговиот систем: во рамките на генераторот на јадрото на IP, сменете го режимот во „Advanced“ и отворете го табулаторот „GT Settings“, променете го „Form-factored insertation loss прилагодување“ од „Додатна картичка“ во „Чип-на-чип“ (Видете Xilinx PG239 за повеќе детали).
QSFP-DD
Еден QSFP-DD кафез е достапен на предниот панел. Овој кафез е способен да вдоми или QSFP28 или QSFP-DD кабли (компатибилен наназад). И активните оптички и пасивните бакарни QSFP-DD/QSFP28 модели се целосно усогласени. Интерфејсот за комуникација може да работи до 28 Gbps по канал. Има 8 канали низ кафезот QSFP-DD (вкупен максимален пропусен опсег од 224 Gbps). Овој кафез е идеално погоден за 8x 10G/25G, 2x 100G етернет или кој било друг протокол поддржан од Xilinx GTY трансиверите. Ве молиме погледнете го упатството за корисникот Xilinx UG578 за повеќе детали за можностите на примопредавателите.
Кафезот QSFP-DD има контролни сигнали поврзани со FPGA. Поврзувањето е детално наведено во Целосната табела за закачување на крајот од овој документ. Ознаката што се користи во доделувањето на пиновите е QSFP* со локации појаснети на дијаграмот подолу.
Користете ги пиновите QSFP_SCL_1V8 и QSFP_SDA_1V8 како што е наведено во Целосната табела за закачување за да комуницирате со просторот за регистрација QSFP28.
Забелешка:
LP_MODE (Режим со ниска моќност) на кафезот е врзан за земја, користете го интерфејсот за управување за да поставите правила за напојување.
Можно е Alpha Data однапред да го вклопи ADM-PCIE-9H3 со QSFP-DD и QSFP28 компоненти. Табелата подолу го прикажува бројот на делот за примопредавателите што се вградени кога се нарачани со оваа плоча.
Табела 5: QSFP28 Броеви на делови
| Код за нарачка | Опис | Број на дел | Производител |
| П10 | 40G (4×10) QSFP оптички трансивер | FTL410QE2C | Финисар |
| П14 | 56G (4×14) QSFP оптички трансивер | FTL414QB2C | Финисар |
| П25 | Оптички трансивер 100G (4×25) QSFP28 | FTLC9558REPM | Финисар |
OpenCAPI Ultraport SlimSAS
Приклучоците за Ultraport SlimSAS долж задниот дел на плочката овозможуваат интерфејси во согласност со OpenCAPI да работат на 200G (8 канали на 25G). Ве молиме контактирајте со support@alpha-data.com или вашиот претставник на IBM за повеќе детали за OpenCAPI и неговите придобивки.
Конекторот SlimSAS, исто така, може да се користи за поврзување на дополнителна 2x QSFP28 плочка, контактирајте sales@alpha-data.com за повеќе детали. Алтернативно, кабината за кабли може да се користи за поврзување на повеќе ADM-PCIE-9H3 картички во шасија.
Системски монитор
ADM-PCIE-9H3 има способност да ја следи температурата, кнtagд, и струја на системот за проверка на работата на таблата. Набљудувањето се спроведува со помош на Atmel AVR микроконтролер.
Ако температурата на јадрото на FPGA надмине 105 степени Целзиусови, FPGA ќе се исчисти за да се спречи оштетување на картичката.
Контролните алгоритми во микроконтролерот автоматски ја проверуваат линијата voltages и температурите и споделувањата на одборот ги прави информациите достапни за FPGA преку посебен сериски интерфејс вграден во пакетот за дизајн на референци Alpha Data (одделно се продава). До информациите може да се пристапи и директно од микроконтролерот преку USB-интерфејсот на предниот панел или преку интерфејсот IPMI достапен на работ на картичката PCIe.
Табела 6 : Voltagд, Монитори за струја и температура
| Монитори | Индекс | Цел/Опис |
| ИТН | ИТН | Бројач на поминато време (секунди) |
| EC | EC | Бројач на настани (циклуси на напојување) |
| 12V | ADC00 | Снабдување со влез на табла |
| 12V_I | ADC01 | Влезна струја од 12 V amps |
| 3.3V | ADC02 | Снабдување со влез на табла |
| 3.3V_I | ADC03 | Влезна струја од 3.3 V amps |
| 3.3V | ADC05 | Влезна помошна моќност на таблата |
| 3.3V | ADC05 | 3.3V за QSFP оптика |
| 2.5V | ADC06 | Часовник и DRAM волtagд снабдување |
| 1.8V | ADC07 | FPGA IO voltage (VCCO) |
| 1.8V | ADC08 | Моќност на трансиверот (AVCC_AUX) |
| 1.2V | ADC09 | HBM моќност |
| 1.2V | ADC10 | Моќ на трансивер (AVTT) |
| 0.9V | ADC11 | Моќ на трансивер (AVCC) |
| 0.85-0.90 V | ADC12 | BRAM + INT_IO (VccINT_IO) |
| 0.72-0.90 V | ADC13 | FPGA Core Supply (VccINT) |
| uC_Temp | TMP00 | Температура на FPGA на матрицата |
| Board0_Temp | TMP01 | Температура на таблата во близина на предниот панел |
| Board1_Temp | TMP02 | Температурата на таблата во близина на задниот горен агол |
| FPGA_Temp | TMP03 | Температура на FPGA на матрицата |
LED диоди за статус на монитор на системот
LED диоди D5 (Црвени) и D6 (Зелени) укажуваат на здравствената состојба на картичката.
Табела 7: Статусни LED дефиниции
| LED диоди | Статус |
| Зелена | Работи и нема аларми |
| Зелена + Црвена | Во мирување (исклучено) |
| Трепка зелено + трепка црвено (заедно) | Внимание – активен критичен аларм |
| Трепка зелено + трепка црвено (наизменично) | Услужен режим |
| Трепка зелено + црвено | Внимание – алармот е активен |
| Црвено | Недостасува фирмвер за апликација или неважечки фирмвер |
| Трепка црвено | Конфигурацијата на FPGA е исчистена за да се заштити плочата |
Контролори на вентилаторот
Вградената USB магистрала контролирана од системскиот монитор има пристап до контролер на вентилаторот MAX6620. Овој уред може да се контролира преку повеќекратните комуникациски интерфејси за монитор на системот, вклучувајќи USB, PCIe Edge SMBUS и FPGA sysmon сериски комуникациски приклучок. Контролерот на вентилаторот е на I2C автобус 1 на адреса 0x2a. За дополнителни прашања. Контакт support@alpha-data.com со дополнителни прашања за користење на овие контролери.
USB интерфејс
FPGA може да се конфигурира директно од USB конекцијата или на предниот панел или на задниот раб на картичката.
ADM-PCIE-9H3 користи Digilent USB-JTAG кутија за конвертор која е поддржана од пакетот софтверски алатки на Xilinx. Едноставно поврзете микро-USB AB-кабел помеѓу USB-портата ADM-PCIE-9H3 и компјутерот домаќин со инсталиран Vivado. Vivado Hardware Manager автоматски ќе ја препознае FPGA и ќе ви овозможи да ги конфигурирате FPGA и SBPI конфигурацијата PROM.
Истиот USB конектор се користи за директен пристап до системот за следење на системот. Сите волtages, струи, температури и неиспарливи поставки за конфигурација на часовникот може да се пристапи со помош на софтверот avr2util на Alpha Data на овој интерфејс.
Avr2util за Windows и поврзаниот USB драјвер може да се преземе овде:
https://support.alpha-data.com/pub/firmware/utilities/windows/
Avr2util за Linux може да се преземе овде:
https://support.alpha-data.com/pub/firmware/utilities/linux/
Користете „avr2util.exe /?“ за да ги видите сите опции.
За прample “avr2util.exe /usbcom com4 display-sensors” ќе ги прикаже сите вредности на сензорот.
За прample „avr2util.exe /usbcom com4 setclknv 1 156250000“ ќе го постави QSFP часовникот на 156.25 MHz. setclk индекс 0 = CAPI_CLK_1, индекс 1 = QSFP_CLK, индекс 2 = AUX_CLK, индекс 3 = FABRIC_CLK.
Променете го „com4“ за да одговара на бројот за компорта што е доделен под менаџерот на уреди со Windows
Конфигурација
Постојат два главни начини за конфигурирање на FPGA на ADM-PCIE-9H3:
- Од флеш меморија, при вклучување, како што е опишано во Дел 3.8.1
- Користење на USB-кабел поврзан на која било USB порта Дел 3.8.2
Конфигурација од флеш меморија
FPGA може автоматски да се конфигурира при вклучување од два флеш-мемориски уреди од 256 Mbit QSPI конфигурирани како x8 SPI уред (броеви на дел од Micron MT25QU256ABA8E12-0). Овие блиц-уреди обично се поделени на два региони од по 32 MiByte, каде што секој регион е доволно голем за да одржи некомпресиран битстрим за VU33P FPGA.
ADM-PCIE-9H3 се испорачува со едноставен бит-стрим на крајната точка PCIe што содржи основен бит-стрим на алфа податоци ADXDMA. Алфа податоците може да се вчитаат во други прилагодени битови за време на тестот за производство, ве молиме контактирајте sales@alpha-data.com за повеќе детали.
Можно е да се користи Multiboot со резервна слика на овој хардвер. Главниот интерфејс за конфигурација на SPI и Fallback MultiBoot се детално разгледани во Xilinx UG570. При вклучување, FPGA се обидува автоматски да се конфигурира во сериски главен режим врз основа на содржината на заглавието во програмирањето file. Multibook и ICAP може да се користат за избирање помеѓу двата конфигурациски региони што ќе се вчитаат во FPGA. Видете Xilinx UG570 MultiBoot за детали.
Вчитаната слика може да поддржува и тандем PROM или тандем PCIE со методи за конфигурација на ажурирање на теренот.
Овие опции го намалуваат времето на вчитување на вклучувањето за да помогнат во исполнувањето на барањата за тајмингот за ресетирање на PCIe. Тандем со поле, исто така, му овозможува на системот домаќин повторно да ја конфигурира корисничката FPGA логика без да ја изгуби врската PCIe, корисна карактеристика кога системското ресетирање и циклусите на напојување не се опција.
Мониторот на Alpha Data System исто така може да ја реконфигурира флеш меморијата и да го репрограмира FPGA.
Ова обезбедува корисен механизам за репрограмирање на FPGA дури и ако испадне од магистралата PCIe. До системскиот монитор може да се пристапи преку USB на предниот панел и задниот раб или преку SMBUS конекциите на PCIe работ.
Градење и програмирање конфигурациски слики
Генерирајте малкуfile со овие ограничувања (види xapp1233):
- set_property BITSTREAM.GENERAL.COMPRESS TRUE [тековен_дизајн]
- set_property BITSTREAM.CONFIG.EXTMASTERCCLK_MK {DIV-1} [current_design]
- set_property BITSTREAM.CONFIG.SPI_32BIT_ADDR ДА [current_design]
- set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 8 [current_design]
- set_property BITSTREAM.CONFIG.SPI_FALL_EDGE ДА [current_design]
- set_property BITSTREAM.CONFIG.UNUSEDPIN {Pullnone} [current_design]
- set_property CFGBVS GND [тековен_дизајн]
- set_property CONFIG_VOLTAGE 1.8 [тековен_дизајн]
- set_property BITSTREAM.CONFIG.OVERTEMPSHUTDOWN Овозможи [current_design]
Генерирајте MCS file со овие својства (write_cfgmem):
- -форматирајте MCS
- - големина 64
- -интерфејс SPIx8
- -loadbit „до 0x0000000file/filename.bit>“ (0-та локација)
- -loadbit „до 0x2000000file/filename.bit>“ (прва локација, опционално)
Програма со Vivado хардвер менаџер со овие поставки (види xapp1233):
- SPI part: mt25qu256-spi-x1_x2_x4_x8
- Состојба на влезни/излезни пинови на мем без конфигурација: Повлечете-нема
- Насочете ги четворицата files генериран од наредбата write_cfgmem tcl.
Конфигурација преку ЈTAG
Може да се прикачи микро-USB AB-кабел на предниот панел или USB-портата на задниот раб. Ова дозволува FPGA да се реконфигурира со користење на Xilinx Vivado Hardware Manager преку интегрираниот Digilent JTAG кутија за конвертор. Уредот автоматски ќе се препознае во Vivado Hardware Manager.
За подетални упатства, погледнете во делот „Користење на Vivado Hardware Manager за програмирање FPGA уред“ во Xilinx UG908: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug908-vivado-programming-debugging.pdf
GPIO конектор
Опцијата GPIO се состои од разновиден конектор со обвивка од Molex со број на дел 87832-1222 кој им овозможува на корисниците со сопствени барања за IO четири директно поврзување со FPGA сигнали.
Препорачан приклучок за парење: Molex 0875681273 или 0511101260
Директно поврзување на FPGA сигнали
8 мрежи се пробиваат до заглавието на GPIO, како четири групи на диференцијални парови. Овие сигнали се погодни за сите стандарди за сигнализација поддржани од 1.8V поддржани од архитектурата Xilinx UltraScale. Видете Xilinx UG571 за IO опции.
LVDS и 1.8 CMOS се популарни опции. 0-тиот индекс на сигналот GPIO е погоден за глобална врска со часовникот.
Сигналите за директно поврзување GPIO се ограничени на 1.8 V со брз прекинувач (74CBTLVD3245PW) со цел да се заштити FPGA од пренапонtage на IO пиновите. Овој брз прекинувач им овозможува на сигналите да патуваат во која било насока со само 4 оми сериска импеданса и помалку од 1 ns доцнење на ширење. Мрежите се директно поврзани со FPGA по брзиот прекинувач.
Имињата на сигналите за директно поврзување се означени со GPIO_0_1V8_P/N и GPIO_1_1V8_P/N, итн. за да се прикаже поларитетот и групирањето. Алокациите на сигналните пинови може да се најдат во Целосна табела за закачување
Влез за тајминг
J1.1 и J1.2 може да се користат како изолиран влезен сигнал за тајминг (до 25 MHz). Апликациите можат или директно да се поврзат со GPIO конекторот или Alpha Data може да обезбеди каблиско решение со SMA или сличен конектор на предниот панел. Контактирајте со sales@alpha-data.com за опции за конектори на предниот панел.
За локациите на пиновите, видете го името на сигналот ISO_CLK во Целосна табела за закачување.
Сигналот е изолиран преку оптички изолатор со број на дел TLP2367 со сериски отпор од 220 оми.
Корисник EEPROM
Обезбеден е кориснички EEPROM од 2 Kb I2C за складирање на MAC адреси или други кориснички информации. EEPROM е дел со број CAT34C02HU4IGT4A
Адресните пинови A2, A1 и A0 се сите поврзани со логично „0“.
Заштита од пишување (WP), сериски часовник (SCL) и иглички за сериски податоци (SDA) може да се најдат во Целосна табела за закачување со имиња SPARE_WP, SPARE_SCL и SPARE_SDA соодветно.
Сигналите WP, SDA и SCL имаат сите надворешни отпорници за повлекување на картичката.
Додаток А: Целосна табела за пикање
Табела 8: Целосна табела за закачување (продолжение на следната страница)
| Број на пинови | Име на сигналот | Име на пин | Банка Voltage |
| п.н.е.18 | AUX_CLK_PIN_N | IO_L11N_T1U_N9_GC_64 | 1.8 (LVCMOS18) |
| BB18 | AUX_CLK_PIN_P | IO_L11P_T1U_N8_GC_64 | 1.8 (LVCMOS18) |
| BF33 | AVR_B2U_1V8 | IO_L2P_T0L_N2_66 | 1.8 (LVCMOS18) |
| BF31 | AVR_HS_B2U_1V8 | IO_L1P_T0L_N0_DBC_66 | 1.8 (LVCMOS18) |
| BB33 | AVR_HS_CLK_1V8 | IO_L12N_T1U_N11_GC_66 | 1.8 (LVCMOS18) |
| BF32 | AVR_HS_U2B_1V8 | IO_L1N_T0L_N1_DBC_66 | 1.8 (LVCMOS18) |
| БА33 | AVR_MON_CLK_1V8 | IO_L12P_T1U_N10_GC_66 | 1.8 (LVCMOS18) |
| BF34 | AVR_U2B_1V8 | IO_L2N_T0L_N3_66 | 1.8 (LVCMOS18) |
| AK39 | CAPI_CLK_0_PIN_N | MGTREFCLK0N_124 | MGT REFCLK |
| AK38 | CAPI_CLK_0_PIN_P | MGTREFCLK0P_124 | MGT REFCLK |
| AF39 | CAPI_CLK_1_PIN_N | MGTREFCLK0N_125 | MGT REFCLK |
| AF38 | CAPI_CLK_1_PIN_P | MGTREFCLK0P_125 | MGT REFCLK |
| BF17 | CAPI_I2C_SCL_1V8 | IO_L1P_T0L_N0_DBC_64 | 1.8 (LVCMOS18) |
| BF16 | CAPI_I2C_SDA_1V8 | IO_L1N_T0L_N1_DBC_64 | 1.8 (LVCMOS18) |
| BF19 | CAPI_INT/RESET_1V8 | IO_L2P_T0L_N2_64 | 1.8 (LVCMOS18) |
| BF43 | CAPI_RX0_N | MGTYRXN0_124 | МГТ |
| BF42 | CAPI_RX0_P | MGTYRXP0_124 | МГТ |
| BD44 | CAPI_RX1_N | MGTYRXN1_124 | МГТ |
| BD43 | CAPI_RX1_P | MGTYRXP1_124 | МГТ |
| BB44 | CAPI_RX2_N | MGTYRXN2_124 | МГТ |
| BB43 | CAPI_RX2_P | MGTYRXP2_124 | МГТ |
| AY44 | CAPI_RX3_N | MGTYRXN3_124 | МГТ |
| AY43 | CAPI_RX3_P | MGTYRXP3_124 | МГТ |
| п.н.е.46 | CAPI_RX4_N | MGTYRXN0_125 | МГТ |
| п.н.е.45 | CAPI_RX4_P | MGTYRXP0_125 | МГТ |
| БА46 | CAPI_RX5_N | MGTYRXN1_125 | МГТ |
| БА45 | CAPI_RX5_P | MGTYRXP1_125 | МГТ |
| AW46 | CAPI_RX6_N | MGTYRXN2_125 | МГТ |
| AW45 | CAPI_RX6_P | MGTYRXP2_125 | МГТ |
| AV44 | CAPI_RX7_N | MGTYRXN3_125 | МГТ |
| AV43 | CAPI_RX7_P | MGTYRXP3_125 | МГТ |
| AT39 | CAPI_TX0_N | MGTYTXN0_124 | МГТ |
| AT38 | CAPI_TX0_P | MGTYTXP0_124 | МГТ |
| Број на пинови | Име на сигналот | Име на пин | Банка Voltage |
| AR41 | CAPI_TX1_N | MGTYTXN1_124 | МГТ |
| AR40 | CAPI_TX1_P | MGTYTXP1_124 | МГТ |
| AP39 | CAPI_TX2_N | MGTYTXN2_124 | МГТ |
| AP38 | CAPI_TX2_P | MGTYTXP2_124 | МГТ |
| AN41 | CAPI_TX3_N | MGTYTXN3_124 | МГТ |
| AN40 | CAPI_TX3_P | MGTYTXP3_124 | МГТ |
| AM39 | CAPI_TX4_N | MGTYTXN0_125 | МГТ |
| AM38 | CAPI_TX4_P | MGTYTXP0_125 | МГТ |
| AL41 | CAPI_TX5_N | MGTYTXN1_125 | МГТ |
| AL40 | CAPI_TX5_P | MGTYTXP1_125 | МГТ |
| AJ41 | CAPI_TX6_N | MGTYTXN2_125 | МГТ |
| AJ40 | CAPI_TX6_P | MGTYTXP2_125 | МГТ |
| AG41 | CAPI_TX7_N | MGTYTXN3_125 | МГТ |
| AG40 | CAPI_TX7_P | MGTYTXP3_125 | МГТ |
| AV26 | EMCCLK_B | IO_L24P_T3U_N10_EMCCLK_65 | 1.8 (LVCMOS18) |
| БА31 | FABRIC_CLK_PIN_N | IO_L13N_T2L_N1_GC_QBC_66 | 1.8 (LVDS со DIFF_TERM_ADV) |
| AY31 | FABRIC_CLK_PIN_P | IO_L13P_T2L_N0_GC_QBC_66 | 1.8 (LVDS со DIFF_TERM_ADV) |
| БА8 | FPGA_FLASH_CE0_L | RDWR_FCS_B_0 | 1.8 (LVCMOS18) |
| AW24 | FPGA_FLASH_CE1_L | IO_L2N_T0L_N3_FWE_FCS2_B_65 | 1.8 (LVCMOS18) |
| AW7 | FPGA_FLASH_DQ0 | D00_MOSI_0 | 1.8 (LVCMOS18) |
| AV7 | FPGA_FLASH_DQ1 | D01_DIN_0 | 1.8 (LVCMOS18) |
| AW8 | FPGA_FLASH_DQ2 | D02_0 | 1.8 (LVCMOS18) |
| AV8 | FPGA_FLASH_DQ3 | D03_0 | 1.8 (LVCMOS18) |
| AV28 | FPGA_FLASH_DQ4 | IO_L22P_T3U_N6_DBC_AD0P
_D04_65 |
1.8 (LVCMOS18) |
| AW28 | FPGA_FLASH_DQ5 | IO_L22N_T3U_N7_DBC_AD0N
_D05_65 |
1.8 (LVCMOS18) |
| BB28 | FPGA_FLASH_DQ6 | IO_L21P_T3L_N4_AD8P_D06_65 | 1.8 (LVCMOS18) |
| п.н.е.28 | FPGA_FLASH_DQ7 | IO_L21N_T3L_N5_AD8N_D07_65 | 1.8 (LVCMOS18) |
| БА19 | GPIO_0_1V8_N | IO_L13N_T2L_N1_GC_QBC_64 | 1.8 (LVCMOS18 или LVDS) |
| AY19 | GPIO_0_1V8_P | IO_L13P_T2L_N0_GC_QBC_64 | 1.8 (LVCMOS18 или LVDS) |
| AY20 | GPIO_1_1V8_N | IO_L15N_T2L_N5_AD11N_64 | 1.8 (LVCMOS18 или LVDS) |
| AY21 | GPIO_1_1V8_P | IO_L15P_T2L_N4_AD11P_64 | 1.8 (LVCMOS18 или LVDS) |
| AW20 | GPIO_2_1V8_N | IO_L16N_T2U_N7_QBC_AD3N_64 | 1.8 (LVCMOS18 или LVDS) |
| Број на пинови | Име на сигналот | Име на пин | Банка Voltage |
| AV20 | GPIO_2_1V8_P | IO_L16P_T2U_N6_QBC_AD3P_64 | 1.8 (LVCMOS18 или LVDS) |
| AW18 | GPIO_3_1V8_N | IO_L17N_T2U_N9_AD10N_64 | 1.8 (LVCMOS18 или LVDS) |
| AW19 | GPIO_3_1V8_P | IO_L17P_T2U_N8_AD10P_64 | 1.8 (LVCMOS18 или LVDS) |
| БА27 | IBM_PERST_1V8_L | IO_L20P_T3L_N2_AD1P_D08_65 | 1.8 (LVCMOS18) |
| БА18 | ISO_CLK_1V8 | IO_L14P_T2L_N2_GC_64 | 1.8 (LVCMOS18) |
| AD8 | PCIE_LCL_REFCLK_PIN_N | MGTREFCLK0N_226 | MGT REFCLK |
| AD9 | PCIE_LCL_REFCLK_PIN_P | MGTREFCLK0P_226 | MGT REFCLK |
| AF8 | PCIE_REFCLK_1_PIN_N | MGTREFCLK0N_225 | MGT REFCLK |
| AF9 | PCIE_REFCLK_1_PIN_P | MGTREFCLK0P_225 | MGT REFCLK |
| AB8 | PCIE_REFCLK_2_PIN_N | MGTREFCLK0N_227 | MGT REFCLK |
| AB9 | PCIE_REFCLK_2_PIN_P | MGTREFCLK0P_227 | MGT REFCLK |
| AL1 | PCIE_RX0_N | MGTYRXN3_227 | МГТ |
| AL2 | PCIE_RX0_P | MGTYRXP3_227 | МГТ |
| AM3 | PCIE_RX1_N | MGTYRXN2_227 | МГТ |
| AM4 | PCIE_RX1_P | MGTYRXP2_227 | МГТ |
| БА1 | PCIE_RX10_N | MGTYRXN1_225 | МГТ |
| БА2 | PCIE_RX10_P | MGTYRXP1_225 | МГТ |
| п.н.е.1 | PCIE_RX11_N | MGTYRXN0_225 | МГТ |
| п.н.е.2 | PCIE_RX11_P | MGTYRXP0_225 | МГТ |
| AY3 | PCIE_RX12_N | MGTYRXN3_224 | МГТ |
| AY4 | PCIE_RX12_P | MGTYRXP3_224 | МГТ |
| BB3 | PCIE_RX13_N | MGTYRXN2_224 | МГТ |
| BB4 | PCIE_RX13_P | MGTYRXP2_224 | МГТ |
| BD3 | PCIE_RX14_N | MGTYRXN1_224 | МГТ |
| BD4 | PCIE_RX14_P | MGTYRXP1_224 | МГТ |
| BE5 | PCIE_RX15_N | MGTYRXN0_224 | МГТ |
| BE6 | PCIE_RX15_P | MGTYRXP0_224 | МГТ |
| AK3 | PCIE_RX2_N | MGTYRXN1_227 | МГТ |
| AK4 | PCIE_RX2_P | MGTYRXP1_227 | МГТ |
| AN1 | PCIE_RX3_N | MGTYRXN0_227 | МГТ |
| AN2 | PCIE_RX3_P | MGTYRXP0_227 | МГТ |
| AP3 | PCIE_RX4_N | MGTYRXN3_226 | МГТ |
| AP4 | PCIE_RX4_P | MGTYRXP3_226 | МГТ |
| AR1 | PCIE_RX5_N | MGTYRXN2_226 | МГТ |
| AR2 | PCIE_RX5_P | MGTYRXP2_226 | МГТ |
| Број на пинови | Име на сигналот | Име на пин | Банка Voltage |
| AT3 | PCIE_RX6_N | MGTYRXN1_226 | МГТ |
| AT4 | PCIE_RX6_P | MGTYRXP1_226 | МГТ |
| AU1 | PCIE_RX7_N | MGTYRXN0_226 | МГТ |
| AU2 | PCIE_RX7_P | MGTYRXP0_226 | МГТ |
| AV3 | PCIE_RX8_N | MGTYRXN3_225 | МГТ |
| AV4 | PCIE_RX8_P | MGTYRXP3_225 | МГТ |
| AW1 | PCIE_RX9_N | MGTYRXN2_225 | МГТ |
| AW2 | PCIE_RX9_P | MGTYRXP2_225 | МГТ |
| Y4 | PCIE_TX0_PIN_N | MGTYTXN3_227 | МГТ |
| Y5 | PCIE_TX0_PIN_P | MGTYTXP3_227 | МГТ |
| AA6 | PCIE_TX1_PIN_N | MGTYTXN2_227 | МГТ |
| AA7 | PCIE_TX1_PIN_P | MGTYTXP2_227 | МГТ |
| AL6 | PCIE_TX10_PIN_N | MGTYTXN1_225 | МГТ |
| AL7 | PCIE_TX10_PIN_P | MGTYTXP1_225 | МГТ |
| AM8 | PCIE_TX11_PIN_N | MGTYTXN0_225 | МГТ |
| AM9 | PCIE_TX11_PIN_P | MGTYTXP0_225 | МГТ |
| AN6 | PCIE_TX12_PIN_N | MGTYTXN3_224 | МГТ |
| AN7 | PCIE_TX12_PIN_P | MGTYTXP3_224 | МГТ |
| AP8 | PCIE_TX13_PIN_N | MGTYTXN2_224 | МГТ |
| AP9 | PCIE_TX13_PIN_P | MGTYTXP2_224 | МГТ |
| AR6 | PCIE_TX14_PIN_N | MGTYTXN1_224 | МГТ |
| AR7 | PCIE_TX14_PIN_P | MGTYTXP1_224 | МГТ |
| AT8 | PCIE_TX15_PIN_N | MGTYTXN0_224 | МГТ |
| AT9 | PCIE_TX15_PIN_P | MGTYTXP0_224 | МГТ |
| AB4 | PCIE_TX2_PIN_N | MGTYTXN1_227 | МГТ |
| AB5 | PCIE_TX2_PIN_P | MGTYTXP1_227 | МГТ |
| AC6 | PCIE_TX3_PIN_N | MGTYTXN0_227 | МГТ |
| AC7 | PCIE_TX3_PIN_P | MGTYTXP0_227 | МГТ |
| AD4 | PCIE_TX4_PIN_N | MGTYTXN3_226 | МГТ |
| AD5 | PCIE_TX4_PIN_P | MGTYTXP3_226 | МГТ |
| AF4 | PCIE_TX5_PIN_N | MGTYTXN2_226 | МГТ |
| AF5 | PCIE_TX5_PIN_P | MGTYTXP2_226 | МГТ |
| AE6 | PCIE_TX6_PIN_N | MGTYTXN1_226 | МГТ |
| AE7 | PCIE_TX6_PIN_P | MGTYTXP1_226 | МГТ |
| AH4 | PCIE_TX7_PIN_N | MGTYTXN0_226 | МГТ |
| Број на пинови | Име на сигналот | Име на пин | Банка Voltage |
| AH5 | PCIE_TX7_PIN_P | MGTYTXP0_226 | МГТ |
| AG6 | PCIE_TX8_PIN_N | MGTYTXN3_225 | МГТ |
| AG7 | PCIE_TX8_PIN_P | MGTYTXP3_225 | МГТ |
| AJ6 | PCIE_TX9_PIN_N | MGTYTXN2_225 | МГТ |
| AJ7 | PCIE_TX9_PIN_P | MGTYTXP2_225 | МГТ |
| AW27 | PERST0_1V8_L | IO_T3U_N12_PERSTN0_65 | 1.8 (LVCMOS18) |
| AY27 | PERST1_1V8_L | IO_L23N_T3U_N9_PERSTN1_I 2C_SDA_65 | 1.8 (LVCMOS18) |
| AD39 | QSFP_CLK_PIN_N | MGTREFCLK0N_126 | MGT REFCLK |
| AD38 | QSFP_CLK_PIN_P | MGTREFCLK0P_126 | MGT REFCLK |
| AV16 | QSFP_INT_1V8_L | IO_L24P_T3U_N10_64 | 1.8 (LVCMOS18) |
| БА14 | QSFP_MODPRS_L | IO_L22N_T3U_N7_DBC_AD0N_64 | 1.8 (LVCMOS18) |
| AV15 | QSFP_RST_1V8_L | IO_L24N_T3U_N11_64 | 1.8 (LVCMOS18) |
| AU46 | QSFP_RX0_N | MGTYRXN0_126 | МГТ |
| AU45 | QSFP_RX0_P | MGTYRXP0_126 | МГТ |
| AT44 | QSFP_RX1_N | MGTYRXN1_126 | МГТ |
| AT43 | QSFP_RX1_P | MGTYRXP1_126 | МГТ |
| AR46 | QSFP_RX2_N | MGTYRXN2_126 | МГТ |
| AR45 | QSFP_RX2_P | MGTYRXP2_126 | МГТ |
| AP44 | QSFP_RX3_N | MGTYRXN3_126 | МГТ |
| AP43 | QSFP_RX3_P | MGTYRXP3_126 | МГТ |
| AN46 | QSFP_RX4_N | MGTYRXN0_127 | МГТ |
| AN45 | QSFP_RX4_P | MGTYRXP0_127 | МГТ |
| AK44 | QSFP_RX5_N | MGTYRXN1_127 | МГТ |
| AK43 | QSFP_RX5_P | MGTYRXP1_127 | МГТ |
| AM44 | QSFP_RX6_N | MGTYRXN2_127 | МГТ |
| AM43 | QSFP_RX6_P | MGTYRXP2_127 | МГТ |
| AL46 | QSFP_RX7_N | MGTYRXN3_127 | МГТ |
| AL45 | QSFP_RX7_P | MGTYRXP3_127 | МГТ |
| AW15 | QSFP_SCL_1V8 | IO_L23P_T3U_N8_64 | 1.8 (LVCMOS18) |
| AW14 | QSFP_SDA_1V8 | IO_L23N_T3U_N9_64 | 1.8 (LVCMOS18) |
| AH43 | QSFP_TX0_N | MGTYTXN0_126 | МГТ |
| AH42 | QSFP_TX0_P | MGTYTXP0_126 | МГТ |
| AE41 | QSFP_TX1_N | MGTYTXN1_126 | МГТ |
| AE40 | QSFP_TX1_P | MGTYTXP1_126 | МГТ |
| AF43 | QSFP_TX2_N | MGTYTXN2_126 | МГТ |
| Број на пинови | Име на сигналот | Име на пин | Банка Voltage |
| AF42 | QSFP_TX2_P | MGTYTXP2_126 | МГТ |
| AD43 | QSFP_TX3_N | MGTYTXN3_126 | МГТ |
| AD42 | QSFP_TX3_P | MGTYTXP3_126 | МГТ |
| AC41 | QSFP_TX4_N | MGTYTXN0_127 | МГТ |
| AC40 | QSFP_TX4_P | MGTYTXP0_127 | МГТ |
| AB43 | QSFP_TX5_N | MGTYTXN1_127 | МГТ |
| AB42 | QSFP_TX5_P | MGTYTXP1_127 | МГТ |
| AA41 | QSFP_TX6_N | MGTYTXN2_127 | МГТ |
| AA40 | QSFP_TX6_P | MGTYTXP2_127 | МГТ |
| Y43 | QSFP_TX7_N | MGTYTXN3_127 | МГТ |
| Y42 | QSFP_TX7_P | MGTYTXP3_127 | МГТ |
| AV36 | SI5328_1V8_SCL | IO_L24N_T3U_N11_66 | 1.8 (LVCMOS18) |
| AV35 | SI5328_1V8_SDA | IO_L24P_T3U_N10_66 | 1.8 (LVCMOS18) |
| AE37 | SI5328_OUT_0_PIN_N | MGTREFCLK1N_125 | MGT REFCLK |
| AE36 | SI5328_OUT_0_PIN_P | MGTREFCLK1P_125 | MGT REFCLK |
| AB39 | SI5328_OUT_1_PIN_N | MGTREFCLK0N_127 | MGT REFCLK |
| AB38 | SI5328_OUT_1_PIN_P | MGTREFCLK0P_127 | MGT REFCLK |
| BB19 | SI5328_REFCLK_IN_N | IO_L12N_T1U_N11_GC_64 | 1.8 (LVDS) |
| BB20 | SI5328_REFCLK_IN_P | IO_L12P_T1U_N10_GC_64 | 1.8 (LVDS) |
| AV33 | SI5328_RST_1V8_L | IO_L22P_T3U_N6_DBC_AD0P_66 | 1.8 (LVCMOS18) |
| BE30 | SPARE_SCL | IO_L5N_T0U_N9_AD14N_66 | 1.8 (LVCMOS18) |
| п.н.е.30 | SPARE_SDA | IO_L6P_T0U_N10_AD6P_66 | 1.8 (LVCMOS18) |
| BD30 | SPARE_WP | IO_L6N_T0U_N11_AD6N_66 | 1.8 (LVCMOS18) |
| BE31 | SRVC_MD_L_1V8 | IO_L3P_T0L_N4_AD15P_66 | 1.8 (LVCMOS18) |
| AV32 | USER_LED_A0_1V8 | IO_L18N_T2U_N11_AD2N_66 | 1.8 (LVCMOS18) |
| AW32 | USER_LED_A1_1V8 | IO_T2U_N12_66 | 1.8 (LVCMOS18) |
| AY30 | USER_LED_G0_1V8 | IO_L17N_T2U_N9_AD10N_66 | 1.8 (LVCMOS18) |
| AV31 | USER_LED_G1_1V8 | IO_L18P_T2U_N10_AD2P_66 | 1.8 (LVCMOS18) |
| AW33 | USR_SW_0 | IO_L22N_T3U_N7_DBC_AD0N_66 | 1.8 (LVCMOS18) |
| AY36 | USR_SW_1 | IO_L23P_T3U_N8_66 | 1.8 (LVCMOS18) |
Историја на ревизии
| Датум | Ревизија | Променет од | Природата на промената |
| 24 септември 2018 година | 1.0 | К. Рот | Почетно објавување |
|
31 2018 октомври |
1.1 |
К. Рот |
Ажурирани слики на производи, сменета стандардна програмабилна фреквенција на часовникот за CAPI_CLK_1 до 161 MHz |
|
14 декември 2018 година |
1.2 |
К. Рот |
Ажуриран број на дел од блицот за конфигурација, променета формулација на описот на gpio за точност, додадена тежина. |
|
24 2019 октомври |
1.3 |
К. Рот |
Ажурирано Конфигурација за отстранување на мапата на адреси и правилен опис на капацитетот на меморискиот дел. |
|
25 јануари 2022 |
1.4 |
К. Рот |
Ажурирано Термички Изведба да се вклучат бројки за топлинска ефикасност и коментари за влијанието на обвивката, отстранети референци за QSFP0 и QSFP1 од делот QSFP-DD и ажуриран дел број на примопредавател од 25 Gb. |
Услуга за клиенти
© 2022 Авторски права Alpha Data Parallel Systems Ltd.
Сите права се задржани.
Оваа публикација е заштитена со Законот за авторски права, со сите права задржани. Ниту еден дел од оваа публикација не смее да се репродуцира, во каква било форма или форма, без претходна писмена согласност од Alpha Data Parallel Systems Ltd.
Седиштето
Адреса: Suite L4A, улица Данди бр. 160,
Единбург, EH11 1DQ, ОК
Телефон: +44 131 558 2600
Факс: +44 131 558 2700
е-пошта: sales@alpha-data.com
webсајт: http://www.alpha-data.com
Канцеларијата на САД
Адреса: 10822 West Toller Drive, Suite 250
Литлтон, CO 80127
Телефон: (303) 954 8768
Факс: (866) 820 9956 – бесплатен
е-пошта: sales@alpha-data.com
webсајт: http://www.alpha-data.com
Сите заштитни знаци се сопственост на нивните соодветни сопственици.
Адреса: Suite L4A, улица Данди бр. 160,
Единбург, EH11 1DQ, ОК
Телефон: +44 131 558 2600
Факс: +44 131 558 2700
е-пошта: sales@alpha-data.com
webсајт: http://www.alpha-data.com
Адреса: 10822 West Toller Drive, Suite 250
Литлтон, CO 80127
Телефон: (303) 954 8768
Факс: (866) 820 9956 – бесплатен
е-пошта: sales@alpha-data.com
webсајт: http://www.alpha-data.com
Документи / ресурси
 |
ALPHA DATA ADM-PCIE-9H3 картичка за обработка на FPGA со високи перформанси [pdf] Упатство за користење ADM-PCIE-9H3 картичка за обработка на FPGA со високи перформанси, ADM-PCIE-9H3, картичка за обработка на FPGA со високи перформанси, картичка за обработка на FPGA, картичка за обработка |
 |
ALPHA DATA ADM-PCIE-9H3 картичка за обработка на FPGA со високи перформанси [pdf] Упатство за користење ADM-PCIE-9H3 картичка за обработка на FPGA со високи перформанси, ADM-PCIE-9H3, картичка за обработка на FPGA со високи перформанси, картичка за обработка на FPGA со перформанси, картичка за обработка на FPGA, картичка за обработка |
