Интел Интерлакен 2. Gen FPGA IP порака за белешки
Интерлакен (втора генерација) Белешки за издавање на IP на Intel® FPGA
Ако белешката за ослободување не е достапна за одредена верзија на јадрото на IP, IP-јадрото нема промени во таа верзија. За информации за изданија на IP ажурирања до v18.1, погледнете во Белешките за издавање на ажурирање на Intel Quartus Prime Design Suite. Верзиите на Intel® FPGA IP се совпаѓаат со верзиите на софтверот Intel Quartus® Prime Design Suite до верзијата 19.1. Почнувајќи од верзијата 19.2 на софтверот Intel Quartus Prime Design Suite, Intel FPGA IP има нова шема за верзии. Бројот на Intel FPGA IP верзијата (XYZ) може да се менува со секоја верзија на софтверот Intel Quartus Prime. Промена во:
- X означува голема ревизија на IP. Ако го ажурирате софтверот Intel Quartus Prime, мора да ја регенерирате IP-адресата.
- Y покажува дека IP вклучува нови функции. Регенерирајте ја вашата IP адреса за да ги вклучите овие нови функции.
- Z покажува дека IP вклучува мали промени. Регенерирајте ја вашата IP адреса за да ги вклучите овие промени.
- Белешки за изданието за ажурирање на Intel Quartus Prime Design Suite
- Интерлакен (втора генерација) Упатство за корисникот на Intel FPGA IP
- Еррата за Interlaken (втора генерација) Intel FPGA IP во базата на знаење
- Interlaken (втора генерација) Intel Stratix 2 FPGA IP Дизајн ПрampУпатство за употреба
- Interlaken (втора генерација) Intel Agilex FPGA IP Design ExampУпатство за употреба
- Вовед во Intel FPGA IP јадра
Интерлакен (втора генерација) Intel FPGA IP v2
Табела 1. v20.0.0 2020.10.05
| Интел Quartus Prime верзија | Опис | Влијание |
|
20.3 |
Додадена е поддршка за брзина на податоци од 25.78125 Gbps. | — |
| Поддршката за пренос на податоци е изменета од 25.3 Gbps на 25.28 Gbps и 25.8 Gbps на 25.78125 Gbps. |
— |
Интел корпорација. Сите права се задржани. Intel, логото на Intel и другите ознаки на Intel се заштитни знаци на Intel Corporation или нејзините подружници. Интел гарантира извршување на своите FPGA и полупроводнички производи според тековните спецификации во согласност со стандардната гаранција на Интел, но го задржува правото да прави промени на сите производи и услуги во секое време без најава. Интел не превзема никаква одговорност или одговорност што произлегува од апликацијата или употребата на какви било информации, производ или услуга опишани овде, освен како што е изрично договорено во писмена форма од страна на Intel. На клиентите на Intel им се препорачува да ја добијат најновата верзија на спецификациите на уредот пред да се потпрат на какви било објавени информации и пред да направат нарачки за производи или услуги.
Други имиња и брендови може да се бараат како сопственост на други.
Интерлакен (втора генерација) Intel FPGA IP v2
Табела 2. v19.3.0 2020.06.22
| Интел Quartus Prime верзија | Опис | Влијание |
|
19.3.0 |
IP сега ја поддржува функцијата Interlaken Look-aside. | — |
| Додадено ново Овозможете го режимот „Изглед настрана“ на Интерлакен параметар во уредувачот на IP параметри. | Може да ја конфигурирате IP-адресата во режимот Interlaken Look-aside. | |
| Избор на режим на пренос параметарот е отстранет од тековната верзија на софтверот Intel Quartus Prime. |
— |
|
| Додадена е поддршка за брзина на податоци од 12.5 Gbps за број на ленти 10 во варијациите на јадрото на IP H-плочка и E-плочка (режим NRZ). |
— |
|
| Ги отстрани следниве сигнали од IP-адресата:
• rx_pma_податоци • tx_pma_податоци • тоаx_гладен • тоаx_гладен |
— |
|
| Додадени се следните нови сигнали:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_credit |
— |
|
| Отстранети се следните две поместувања од мапата на регистарот:
• 16:40 - TX_READY_XCVR • 16:41 - RX_READY_XCVR |
— |
|
| Хардверско тестирање на дизајнот прampсега е достапна за уредите Intel Agilex™. | Можете да го тестирате дизајнот на прampле на комплетот за развој на трансивер-SoC од серијата Intel Agilex F. | |
| Можете да ја промените брзината на податоци и референтната фреквенција на часовникот на примопредавателот на малку различни вредности за вашиот пример IP Interlaken (втора генерација) што цели на Intel Stratix® 2 H-плочка или уред E-tile. Погледнете го овој KDB за информации за тоа како да ја промените брзината на пренос на податоци. |
Можете да ги приспособите стапките на податоци во зависност од плочките. |
Интерлакен (втора генерација) Intel FPGA IP v2
Табела 3. v19.2.1 2019.09.27
| Интел Quartus Prime верзија | Опис | Влијание |
|
19.3 |
Јавно објавување за уредите Intel Agilex со примопредаватели со E-плочка. | — |
| Преименуван Interlaken (втора генерација) Intel Stratix 2 FPGA IP во Interlaken (втора генерација) Intel FPGA IP |
— |
Интерлакен (втора генерација) Ажурирање 2 на Intel Stratix 10 FPGA IP v18.1
Табела 4. Ажурирање на верзијата 18.1 1 2019.03.15
| Опис | Влијание |
| Додадена е поддршка за повеќесегментен режим. | — |
| Додадено Број на сегменти параметар. | — |
| • Додадена е поддршка за комбинации на лента и брзина на податоци како што следува:
— За уреди со L-плочка Intel Stratix 10: • 4 ленти со стапки на лента од 12.5/25.3/25.8 Gbps • 8 ленти со стапки на лента од 12.5 Gbps — За уреди со Intel Stratix 10 H-плочка: • 4 ленти со стапки на лента од 12.5/25.3/25.8 Gbps • 8 ленти со стапки на лента од 12.5/25.3/25.8 Gbps • 10 ленти со стапки на лента од 25.3/25.8 Gbps — За уредите Intel Stratix 10 E-tile (NRZ): • 4 ленти со стапки на ленти 6.25/12.5/25.3/25.8 Gbps • 8 ленти со стапки на лента од 12.5/25.3/25.8 Gbps • 10 ленти со стапки на лента од 25.3/25.8 Gbps • 12 ленти со брзина на лента од 10.3125 Gbps |
— |
| • Додадени се следните нови сигнали за пренос на корисничкиот интерфејс:
— itx_eob1 — itx_eopbits1 — itx_chan1 |
— |
| • Додадени се следните нови сигнали за корисничкиот интерфејс на приемникот:
— irx_eob1 — irx_eopbits1 — irx_chan1 - irx_err1 — irx_err |
— |
Интерлакен (втора генерација) Intel Stratix 2 FPGA IP v10
Табела 5. Верзија 18.1 2018.09.10
| Опис | Влијание | Белешки |
| Плочката на документот е преименувана како Интерлакен (втора генерација) Интел Стратикс 2 FPGA IP Упатство за употреба |
— |
— |
| Додаден е VHDL симулациски модел и поддршка за тест-бенч за IP-јадрото Interlaken (втора генерација). |
— |
— |
| Додадени се следните нови регистри во јадрото на IP: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ STATE |
— | Овие регистри се достапни само во варијации на уреди Intel Stratix 10 E-Tile. |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ STATE |
Интерлакен (втора генерација) Intel FPGA IP v2
Табела 6. Верзија 18.0.1 јули 2018 г
| Опис | Влијание | Белешки |
| Додадена е поддршка за уредите Intel Stratix 10 со примопредаватели E-Tile. |
— |
— |
| Додадена е поддршка за брзина на податоци од 53.125 Gbps за уредите Intel Stratix 10 E-Tile во режим PAM4. |
— |
— |
| Додаден е сигнал за часовник mac_clkin за уредите Intel Stratix 10 E-Tile во режим PAM4 |
— |
— |
Интерлакен (втора генерација) Intel FPGA IP v2
Табела 7. Верзија 18.0 мај 2018 година
| Опис | Влијание | Белешки |
| Преименувано јадрото Interlaken IP (втора генерација) во Interlaken (втора генерација) Intel FPGA IP според ребрендирањето на Intel. |
— |
— |
| Додадена е поддршка за брзина на податоци од 25.8 Gbps за бројот на ленти 6 и 12. |
— |
— |
| Додадена е поддршка за паралелен симулатор Cadence Xcelium*. |
— |
— |
Interlaken IP Core (втора генерација) v2
Табела 8. Верзија 17.1 ноември 2017 година
| Опис | Влијание | Белешки |
| Почетно издание во Intel FPGA IP библиотеката. | — | — |
Поврзани информации
Упатство за корисникот Interlaken IP Core (втора генерација).
Интерлакен (втора генерација) Интел FPGA IP Упатство за корисникот Архиви
| Квартус верзија | IP Core верзија | Упатство за употреба |
| 20.2 | 19.3.0 | Интерлакен (втора генерација) Упатство за корисникот на FPGA IP |
| 19.3 | 19.2.1 | Интерлакен (втора генерација) Упатство за корисникот на FPGA IP |
| 19.2 | 19.2 | Интерлакен (втора генерација) Упатство за корисникот на FPGA IP |
| 18.1.1 | 18.1.1 | Интерлакен (втора генерација) Интел Стратикс 2 FPGA IP Упатство за употреба |
| 18.1 | 18.1 | Интерлакен (втора генерација) Интел Стратикс 2 FPGA IP Упатство за употреба |
| 18.0.1 | 18.0.1 | Интерлакен (втора генерација) Упатство за корисникот на FPGA IP |
| 18.0 | 18.0 | Интерлакен (втора генерација) Упатство за корисникот на Intel FPGA IP |
| 17.1 | 17.1 | Упатство за корисникот Interlaken IP Core (втора генерација). |
IP верзиите се исти како верзиите на софтверот Intel Quartus Prime Design Suite до v19.1. Од верзијата 19.2 или понова на софтверот Intel Quartus Prime Design Suite, јадрата на IP имаат нова шема за верзии на IP. Доколку не е наведена верзијата на основната IP IP, се применува упатството за корисникот за претходната верзија на основната IP.
Документи / ресурси
 |
Интел Интерлакен 2. Gen FPGA IP порака за белешки [pdf] Инструкции Белешки за издавање на FPGA IP на Интерлакен од втора генерација, Белешки за издавање IP на FPGA од втора генерација на Интерлакен, |
