Микроконтролери Cortex-M0 Plus
Здраво, и добредојде на оваа презентација на јадрото ARM® Cortex®-M0+ кое е вградено во сите производи од семејството на микроконтролери STM32U0.
Процесорот Cortex-M0+ завршиview
- Архитектура ARMv6-M
- Архитектура на Фон Нојман, 2-сtagе гасоводот
- Архитектура со едно прашање
- Множете се во 1-циклус
- Единица за заштита на меморија (MPU)
- Влез/излез со еден циклус
| Дизајн со ултра ниска моќност Многу компактен код | |
| Ниска потрошувачка на енергија и висока енергетска ефикасност | Освен контролните инструкции и разгранувањето и врската, сите инструкции се долги 16 бита |
Јадрото Cortex®-M0+ е дел од групата ARM Cortex-M од 32-битни RISC јадра. Ја имплементира архитектурата ARMv6-M и има 2-stagе гасоводот.
Cortex®-M0+ има единствена главна порта AHB-Lite, но поддржува истовремено преземање инструкции и пристап до податоци кога пристапот до податоците го таргетира опсегот на адреси на Брзата влезна/излезна порта.
Компатибилност на процесори Cortex-M
Беспрекорна архитектура во сите апликации
Микроконтролерите STM32U0 интегрираат јадро ARM® Cortex®-M0+ со цел да имаат корист од неспоредливите перформанси по сооднос по миливат.
Сите Cortex®-M процесори имаат 32-битна архитектура.
Cortex®-M3 беше првиот Cortex®-M процесор издаден од ARM.
Тогаш ARM одлучи да разликува две производни линии: високи перформанси и мала моќност, притоа одржувајќи ја компатибилноста меѓу нив.
Cortex®-M0+ припаѓа на линијата на производи со мала моќност. Дизајниран е за уреди кои работат на батерии, многу чувствителни на потрошувачката на енергија.
Основната архитектура завршиview
Јадрото Cortex®-M0+ обезбедува повеќе перформанси од Cortex®-M0 јадрото благодарение на 2-stage инструкциски цевковод.
Да го започнеме описот на процесорот со јадрото на процесорот задолжено за преземање и извршување инструкции.
ARM Cortex-M0+ → 2-stagе гасоводот
Повеќето V6-M инструкции се долги 16 бита. Има само шест 32-битни инструкции и повеќето од нив се контролни инструкции, ретко користени. Меѓутоа, инструкцијата за гранка и врска, која се користи за повикување на под-програма е исто така долга 32 бита, со цел да се поддржи големо поместување помеѓу оваа инструкција и ознаката што укажува на следната инструкција што треба да се изврши.
Идеално, еден 32-битен пристап вчитува две 16-битни инструкции, што резултира со помалку преземања по инструкција.
За време на часовникот број 2, не се јавува преземање инструкции. Портата AHB Lite е достапна за извршување на пристап до податоци кога инструкцијата N е инструкција за вчитување/складирање.
Изведба на филијала
Cortex®-M0+ јадро
• Максимални две инструкции во сенка од 16-битна разгранување
На дадена гранка, се трошат помалку претходно преземени инструкции (благодарение на 2-stagе гасоводот).
Во часовникот број 1, процесорот презема Inst0 и безусловна инструкција за разгранување.
Во часовникот број 2, тој го извршува Instr0.
Во часовникот број 3, тој ја извршува инструкцијата за разгранување додека ги презема двете следни секвенцијални инструкции Inst1 и Inst2 наречени инструкции за сенка на гранки.
Во часовникот број 4, процесорот ги отфрла Inst1 и Inst2 и ги презема InstrN и InstN+1.
Cortex-M0, M3 и M4 спроведуваат 3-stage гасоводот: Земи, декодира и изврши. Бројот на инструкции во сенка на гранки е поголем: до четири 16-битни инструкции.
Основната архитектура завршиview
Cortex®-M0+ нема ниту вграден кеш, ниту внатрешна RAM меморија. Следствено, секоја трансакција за преземање инструкции се насочува кон интерфејсот AHB-Lite и секој пристап до податоци е насочен или кон интерфејсот AHB-Lite или до портата за влез/излез со еден циклус.
Забележете дека STM32U0 имплементира кеш со инструкции на ниво на SoC, надвор од процесорот, сместен во вградениот контролер за блиц.
Главниот приклучок AHB-Lite е поврзан со матрица на магистралата, овозможувајќи му на процесорот да пристапи до мемориите и периферните уреди. Бидејќи трансакциите се изведуваат на AHB-Lite, најдобрата пропусност е 32 бита податоци или инструкции по часовник, со минимална латентност од 2 часовници.
Cortex®-M0+, исто така, располага со I/O приклучок со еден циклус, што му овозможува на процесорот да пристапува до податоци со латентност од 1 часовник. Надворешна логика за декодирање го одредува опсегот на адреси во кој пристапите до податоците се насочуваат кон оваа порта.
Во STM32U0, влезната/излезната порта со еден циклус не се користи за пристап до регистрите на GPIO портите. Наместо тоа, GPIO портите се мапирани на AHB, овозможувајќи им пристап до DMA.
Единица за заштита на меморијата
- Поставките за атрибутот MPU ги дефинираат дозволите за пристап
- 8 независни мемориски региони
- Дали може да се изврши код?
- Дали може да пишува податоци?
- Непривилегиран пристап до режимот?
MPU во микроконтролерот STM32U0 нуди поддршка за осум независни мемориски региони, со независни конфигурабилни атрибути за:
- дозвола за пристап: дозволено или не читање/пишување во привилегиран/непривилегиран режим,
- дозвола за извршување: извршна област или регион забранет за преземање инструкции.
Референци
- За повеќе детали, ве молиме погледнете ја следната документација:
- Прирачник за програмирање на процесорот од серијата STM32G0 Cortex®-M0+ (PM0223)
- Управување со единицата за заштита на меморијата (MPU) во STM32 MCU (AN4838)
- АРМ webсајт на следниот линк:
- http://www.arm.com/products/processors/cortex-m/cortex-m0+-processor.php
За повеќе детали, ве молиме погледнете ги овие белешки за апликацијата и прирачникот за програмирање Cortex®-M0+ што е достапен на www.st.com webсајт.
Посетете ја и АРМ webсајт каде што ќе најдете повеќе информации за Cortex®-M0+ јадрото.
Ви благодарам
© STMicroelectronics – Сите права се задржани.
Логото ST е трговска марка или регистрирана трговска марка на STMicroelectronics International NV или нејзините филијали во ЕУ и/или други земји.
За дополнителни информации за ST заштитните знаци, ве молиме погледнете www.st.com/trademarks
Сите други имиња на производи или услуги се сопственост на нивните сопственици.
Документи / ресурси
 |
Микроконтролери ST Cortex-M0 Plus [pdf] Упатство за употреба Cortex-M0, Cortex-M23, Cortex-M33-M35P, Cortex-M55, Cortex-M85, Cortex-M0 Plus микроконтролери, Cortex-M0 Plus, микроконтролери |