9R1 Упатство за употреба на паралелни системи на алфа податоци

Оваа публикација е заштитена со Законот за авторски права, со сите права задржани. Ниту еден дел од оваа публикација не смее да се репродуцира, во каква било форма или форма, без претходна писмена согласност од Alpha Data Parallel Systems Ltd.

Седиштето
Адреса: Suite L4A, 160 Dundee Street, Edinburgh, EH11 1DQ, UK
Телефон: +44 131 558 2600
Факс: +44 131 558 2700
е-пошта: sales@alpha-data.com
webсајт: http://www.alpha-data.com

Канцеларијата на САД
10822 West Toller Drive, Suite 250 Littleton, CO 80127
(303) 954 8768
(866) 820 9956 - бесплатен
sales@alpha-data.com
http://www.alpha-data.com

Сите заштитни знаци се сопственост на нивните соодветни сопственици.

Вовед

ADS-STANDALONE/9R1 е самостоен RFSoC куќиште што обезбедува 16-RF аналогни канали, Ethernet, RS232 Serial COM, USB и QSFP IO. RF каналите можат да работат до 10GSPS (DAC) и 5 GSPS (ADC)

ADS-STANDALONE/9R1 користи едно влезно напојување од 15V-30V. Вградениот микроконтролер за монитор на системот обезбедува voltagМониторинг на е/струја на генерираните напојувања, како и обезбедување на можност за вклучување/исклучување на напојувањата преку микро USB интерфејсот. УСБ на ЈTAG Обезбедено е и коло, давајќи пристап до ЈTAG синџир без да се бара надворешен ЈTAG кутија.

Клучни карактеристики

Клучни карактеристики

Xilinx RFSoC FPGA со PS блок кој се состои од:
- Четири-јадрен ARM Cortex-A53, двојадрен ARM Cortex-R5, графички процесор Mali-400
- 1 банка од DDR4-2400 SDRAM 2GB
- Две Quad SPI Flash меморија, по 512 Mb
- USB
- RS232 сериски COM порта
- Гигабитен етернет
Програмабилна логика (PL) блок кој се состои од:
- 4 HSSIO врски до QSFP конекторот
- 2 банки DDR4-2400 SDRAM, 1GB по банка

РФ Сampлинг блок кој се состои од:
- 8 12-битни 4/5GSPS RF-ADC
- 8 14-битни 6.5/10GSPS RF-DAC
- 8 FEC со мека одлука (само ZU28DR/ZU48DR)
- Влез во целосна скала (100MHz/ZU27DR): 5.0dBm
- Излез во целосна скала (режим 100MHz/20mA/ZU27DR): -4.5dBm
- Излез во целосна скала (режим 100MHz/32mA/ZU48DR): 1.15dBm
Интерфејс IO на предниот панел со:
- 8 HF единечни ADC сигнали
- 8 HF еднократни DAC сигнали
- Влез за референтен часовник за RF sampлинг блокови
- Излез на референтен часовник од RF sampлинг блокови
- 2 дигитални GPIO

Слика 1: ADS-SANDALONE/9R1

Упатство за употреба ADMC-XMC-STANDALONE: https://www.alpha-data.com/xml/user_manuals/adc-xmc-standalone%20user%20manual.pdf

Упатство за употреба ADM-XRC-9R1: https://www.alpha-data.com/xml/user_manuals/adm-xrc-9r1%20user%20manual.pdf

Референтен дизајн на ADM-XRC-9R1: https://www.alpha-data.com/resource/admxrc9r1

Барања за главно влезно напојување

Вкупната потреба за енергија ќе варира во зависност од конкретниот дизајн на FPGA. Напојувањето од 60 W веројатно би било повеќе од доволно за повеќето дизајни на FPGA пред термичките граници на уредот и ладилникот да станат ограничувачки фактор. Alpha-Data може да обезбеди табела за проценувач на напојување за да ги процени вкупните барања за енергија за одреден FPGA дизајн. Еден поранешенampкомпатибилен напојување е RS PRO број на дел 175-3290: https://uk.rs-online.com/web/p/ac-dc-adapters/1753290

Табела 1: Предложени спецификации за снабдување со влез

Инсталација и напојување

Поврзете сериски кабел во сериската порта и поврзете го другиот крај со конвертор од USB во сериски.

Отворете сериски терминал со 115200 бауд, 8 бита за податоци, 1 стоп бит.
Вклучете го прекинувачот за напојување и PS треба да почне да се подига од тогаш внатрешната SD-картичка.

Откако ќе се подигне, најавете се со корисничко име „root“ и лозинка „root“
За водење на RF ексampво дизајнот, користете ја командата „boardtest-9r1“

Видете го ексampУпатство за корисникот дизајн за детали за работата на апликацијата boardtest-9r1

JTAG Интерфејс

УСБ на ЈTAG Обезбедено е коло, давајќи пристап до XMC JTAG интерфејс без потреба од надворешна програмска кутија (на пр. Xilinx Platform Cable II). УСБ-то на ЈTAG конверторот е компатибилен со Vivado и ќе се појави во хардверскиот менаџер како Digilent уред. 14-пински ЈTAG заглавието е исто така достапно, со вграден мултиплексер за префрлање помеѓу 14-пински заглавие или USB на JTAG конвертор. Мултилексерот избира USB во JTAG коло кога е прикачен микро USB-кабел.

Тековно/волуменtagд Мониторинг

ADS-STANDALONE/9R1 обезбедува функционалност на тековната смисла на 12V и комбинираните внатрешни напојувања 3V3. Овие вредности може да се пријават преку микро-USB интерфејсот, користејќи ја алатката за алфа-податоци „avr2util“.

Avr2util за Windows и поврзаниот USB драјвер може да се преземат овде:

https://support.alpha-data.com/pub/firmware/utilities/windows/

Avr2util за Linux може да се преземе овде:

https://support.alpha-data.com/pub/firmware/utilities/linux/

Користете „avr2util.exe /?“ за да ги видите сите опции.

За прample „avr2util.exe /usbcom \\.\com4 display-sensors“ ќе ги прикаже сите вредности на сензорот.

Забележете дека 'com4' се користи овде како прample, и треба да се смени за да се совпадне со бројот на компорта што е доделен под менаџерот на уреди со Windows

Напојување генерирано на одборот

ADS-STANDALONE/9R1 ги генерира напојувањата 3V3/3V3_AUX/12V0/-12V0 што ги бара локацијата XMC од едно влезно напојување од 15V-30V. Секоја набавка ги има следните спецификации:

Табела 2 : ADS-STANDALONE/9R1 Напојувања

[1] Шините 3V3_DIG и 3V3_AUX се генерираат од истото напојување, така што максималната струја е комбинација од 3V3_AUX + 3V3_DIG. Тековниот мониторинг ја мери и комбинираната струја. [2] Шината 3V3_AUX е постојано вклучено помошно напојување од 3.3V од влезот 15V-30V.

3V3_DIG/3V3_AUX/12V0_DIG тековната употреба на одреден дизајн може да се процени со помош на табела за проценка на моќноста. Контакт support@alpha-data.com за пристап до табелата.

Влез/излез на предниот панел

Интерфејсот на предниот панел се состои од 20-насочен конектор со голема брзина. Овој конектор поддржува надворешен влез и излез на референтен часовник, два GPIO пина, 8 DAC сигнали и 8 ADC сигнали. Бројот на делот на конекторот е Nicomatic CMM342D000F51-0020-240002.

Табела 3: Сигнали за влез/излез на предниот панел

Слика 2 : Завртка на предниот панел

Влез/излез на задниот панел

Интерфејсот на задниот панел се состои од Power, USB, Ethernet, QSFP, RS-232 UART, 14-пински JTAG и микро USB конектори.

Слика 3 : Задната плоча на задна плоча

Слика 4 : RS-232 Pinout

QSFP пинут

Кафезот QSFP е поврзан со FPGA банка 129.

Табела 4: ADM-XRC-9R1 PCB ревизија 3+ пинут за J16

Димензии

Табела 5: Димензии ADS-STANDALONE/9R1

Код за нарачка

АДС-СТАНДАЛЕН/Х/Т

Табела 6: ADC-XMC-STANDALONE Код на нарачка

Историја на ревизии

Адреса: Suite L4A, улица Данди бр. 160,
Единбург, EH11 1DQ, ОК
Телефон: +44 131 558 2600
Факс: +44 131 558 2700
е-пошта: sales@alpha-data.com
webсајт: http://www.alpha-data.com

Адреса: 10822 West Toller Drive, Suite 250
Литлтон, CO 80127
Телефон: (303) 954 8768
Факс: (866) 820 9956 – бесплатен
е-пошта: sales@alpha-data.com
webсајт: http://www.alpha-data.com

Документи / ресурси

АЛФА ПОДАТОЦИ 9R1 Паралелни системи со алфа податоци [pdf] Упатство за користење
9R1 Алфа-податоци паралелни системи, 9R1, Алфа податоци паралелни системи, податоци паралелни системи, паралелни системи, системи

Референци

Упатство за употреба