GOWIN GW1NRF Серија Bluetooth FPGA производи Пакет и упатство за употреба

Содржини скриј

1 Пакет и пинут производи со Bluetooth FPGA од серијата GOWIN GW1NRF

2 За овој водич

3 Во текот наview

4 View на Дистрибуција на пинови

5 Дијаграми на пакети

6 Документи / ресурси

6.1 Референци

7 Поврзани мислења

Пакет и пинут производи со Bluetooth FPGA од серијата GOWIN GW1NRF

Спецификации

Име на производ: Серијата GW1NRF на Bluetooth FPGA производи
Корисничко упатство за пакет и пинаут: UG893-1.0.1E
Заштитен знак: Полупроводничка корпорација Гуангдонг Говин
Регистрирани трговски марки: Кина, Канцеларијата за патенти и трговски марки на САД и други земји

За овој водич

Цел
Овој прирачник дава вовед во серијата GW1NRF на Bluetooth FPGA производи. Вклучува информации за пиновите, броевите на пиновите, дистрибуцијата на пиновите и дијаграмите на пакетите.
Поврзани документи
Овој водич треба да се користи заедно со следните документи:
- GOWINSEMI Услови и правила на продажба

Во текот наview

GW1NRF Серија на Bluetooth FPGA производи
Серијата GW1NRF е опсег на Bluetooth FPGA производи развиени од Guangdong Gowin Semiconductor Corporation. Овие производи ја комбинираат флексибилноста на FPGA технологијата со Bluetooth конективноста, овозможувајќи им на корисниците да креираат сопствени апликации овозможени за Bluetooth.

View на Дистрибуција на пинови

View на GW1NRF-4B иглички Дистрибуција
Пакетот GW1NRF-4B има специфична дистрибуција на пиновите. Погледнете во Табела 2-4 во Поглавје 2.5 за дефиниција на секоја игла.

View на QN48 иглички Дистрибуција
Пакетот QN48 има специфична дистрибуција на пинови. Погледнете во Табела 2-4 во Поглавје 2.5 за дефиниција на секоја игла.
1. View на QN48E иглички Дистрибуција
  Пакетот QN48E има специфична дистрибуција на пиновите. Погледнете во Табела 2-4 во Поглавје 2.5 за дефиниција на секоја игла.

Дијаграми на пакети

Преглед на пакетот QN48 (6мм x 6мм)
Пакетот QN48 е квадрат со димензии 6mm x 6mm. Ги содржи пиновите неопходни за серијата GW1NRF на Bluetooth FPGA производи.
Преглед на пакетот QN48E (6мм x 6мм)
Пакетот QN48E е квадрат со димензии 6mm x 6mm. Ги содржи пиновите неопходни за серијата GW1NRF на Bluetooth FPGA производи.

Најчесто поставувани прашања

Може ли да го репродуцирам или пренесам овој документ без претходна писмена согласност од GOWINSEMI?
Не, не можете да го репродуцирате или пренесете овој документ во која било форма или на кој било начин без претходна писмена согласност од GOWINSEMI.
Дали GOWINSEMI е одговорен за каква било штета што произлегува од употребата на нивните материјали или интелектуална сопственост?
Не, GOWINSEMI не презема никаква одговорност и не дава гаранција за каква било штета настаната на вашиот хардвер, софтвер, податоци или имот што произлегува од употребата на нивните материјали или интелектуална сопственост.

Може ли GOWINSEMI да направи измени на овој документ без претходна најава?
Да, GOWINSEMI може да направи промени на овој документ во секое време без претходна најава.
Каде можам да ја најдам тековната документација и грешки?
Секој што се потпира на оваа документација треба да контактира со GOWINSEM за тековната документација и грешки.

GW1NRF серија на Bluetooth FPGA производи за пакет и упатство за користење

UG893-1.0.1E, 12/15/2022
Авторски права © 2022 Полупроводничка корпорација Гуангдонг Говин. Сите права се задржани.

GOWIN е заштитен знак на Guangdong Gowin Semiconductor Corporation и се регистрирани во Кина, Канцеларијата за патенти и трговски марки на САД и други земји. Сите други зборови и логоа идентификувани како заштитни знаци или услужни марки се сопственост на нивните соодветни сопственици. Ниту еден дел од овој документ не смее да се репродуцира или пренесува во каква било форма или со какви било ознаки, електронски, механички, фотокопирачки, снимање или на друг начин, без претходна писмена согласност од GOWINSEMI.

Одрекување
GOWINSEMI не презема никаква одговорност и не дава никаква гаранција (или изразена или имплицитна) и не е одговорен за каква било штета настаната на вашиот хардвер, софтвер, податоци или имот што произлегува од употребата на материјалите или интелектуалната сопственост, освен како што е наведено во Условите и правилата на GOWINSEMI на продажба. GOWINSEMI може да направи измени на овој документ во секое време без претходна најава. Секој што се потпира на оваа документација треба да контактира со GOWINSEMI за тековната документација и грешки.

Историја на ревизии

Датум	Верзија	Опис
11	1.0E	Објавена првичната верзија.
12	1.0.1E	Дијаграмите на пакетот се ажурирани. Белешката на Табела 2-4 „Дефиниција на пиновите во серијата GW1NRF на Bluetooth FPGA производи“ во Поглавје 2.5 „Дефиниции за пинови“, додаде.

За овој водич

Цел
Овој прирачник содржи вовед во серијата GW1NRF производи Bluetooth FPGA заедно со дефиниција за пиновите, список на броеви на пинови, дистрибуција на пинови и дијаграми на пакети.

Поврзани документи
Најновите кориснички упатства се достапни на GOWINSEMI Webсајт. Сродните документи можете да ги најдете на www.gowinsemi.com :

DS891, GW1NRF серијата на Bluetooth FPGA производи Таст со податоци
UG290, Упатство за корисникот за програмирање и конфигурација на производи на Gowin FPGA
UG893, GW1NRF серија на Bluetooth FPGA производи Пакет и пинаут
UG892, GW1NRF-4B Pinout

Терминологија и кратенки
Терминологијата и кратенките користени во овој прирачник се прикажани во Табела 1-1 подолу.

Табела 1-1 Кратенка и терминологија

Терминологија и кратенки	Целосно име
FPGA	Теренска програмабилна порта низа
SIP	Систем во пакет
GPIO	Gowin програмабилна IO
QN48	QFN48
QN48E	QFN48E

Поддршка и повратни информации
Gowin Semiconductor им обезбедува на клиентите сеопфатна техничка поддршка. Ако имате какви било прашања, коментари или предлози, слободно контактирајте не директно на следниве начини.

Webсајт: www.gowinsemi.com
Е-пошта: support@gowinsemi.com

Во текот наview

Серијата GW1NRF производи FPGA се производи од првата генерација во семејството LittleBee® и претставуваат една форма на SoC FPGA. Серијата GW1NRF производи FPGA интегрира 32-битен хардкор процесор и поддржува Bluetooth 5.0 радио со ниска енергија. Тие имаат изобилство логички единици, IO, вградени B-SRAM и DSP ресурси, модул за управување со енергија и безбедносен модул. Серијата GW1NRF обезбедува ниска потрошувачка на енергија, моментално вклучување, ниска цена, неиспарлива, висока безбедност, различни пакети и флексибилно користење.

Пакет без PB
Серијата GW1NRF производи на Bluetooth FPGA се без PB во согласност со директивите за животна средина на ЕУ ROHS. Супстанциите што се користат во серијата GW1NRF производи Bluetooth FPGA се во целосна согласност со стандардите IPC-1752.

Пакет, Макс. Информации за влез/излез на корисникот и LVDS Paris
Табела 2-1 Пакет, Макс. Информации за влез/излез на корисникот и LVDS Paris

Пакет	Теренот (мм)	Големина (мм)	GW1NRF-4B
QN48	0.4	6 x 6	25 (4)
QN48E	0.4	6 x 6	25 (4)

Забелешка

Во овој прирачник, се користат кратенки за да се однесуваат на типовите на пакувања. Видете 1.3 Терминологија и кратенки.
Видете GW1NRF серијата на Bluetooth FPGA производи со податоци за повеќе детали.

TheTAGSEL_N и ЈTAG пиновите не можат да се користат како В/И истовремено. Податоците во оваа табела се кога вчитаните четири ЈTAG пиновите (TCK, TDI, TDO и TMS) се користат како I/O;

Пин за напојување
Табела 2-2 Други пинови во серијата GW1NRF

VCC	VCCO0	VCCO1	VCCO2
VCCO3	VCCX	VSS

Количина на пинови
Количество на пинови GW1NRF-4B

Табела 2-3 Количество на пинови GW1NRF-4B

Тип на пин		GW1NRF-4B
Тип на пин		QN48	QN48E
I/O Еднокрај / Диференцијален пар / LVDS[1]	БАНКА 0	9	9
	БАНКА 1	4	4
	БАНКА 2	8	8
	БАНКА 3	4	4
Макс. Корисник В/И[2]		25	25
Диференцијален пар		10	10
Вистински LVDS излез		4	4
VCC		2	2
VCCX		1	1
VCCO0/VCCO3[3]		1	1
VCCO1/VCCO2[3]		1	1
VSS		2	1
РЕЖИМ 0		0	0
РЕЖИМ 1		0	0
РЕЖИМ 2		0	0
JTAGSEL_N		1	1
Тип на пин		GW1NRF-4B
Тип на пин		QN48	QN48E
I/O Еднокрај / Диференцијален пар / LVDS[1]	БАНКА 0	9	9
	БАНКА 1	4	4
	БАНКА 2	8	8
	БАНКА 3	4	4
Макс. Корисник В/И[2]		25	25
Диференцијален пар		10	10
Вистински LVDS излез		4	4
VCC		2	2
VCCX		1	1
VCCO0/VCCO3[3]		1	1
VCCO1/VCCO2[3]		1	1
VSS		2	1
РЕЖИМ 0		0	0
РЕЖИМ 1		0	0
РЕЖИМ 2		0	0
JTAGSEL_N		1	1

Забелешка!

[1] Бројот на еден крај/диференцијал/LVDS I/O вклучува CLK пинови и пинови за преземање.
[2] ЈTAGSEL_N и ЈTAG пиновите не можат да се користат како В/И истовремено. Податоците во оваа табела се кога вчитаните четири ЈTAG пиновите (TCK, TDI, TDO и TMS) се користат како I/O; Кога режимот [2:0] = 001, ЈTAGSEL_N и четворицата ЈTAG пиновите (TCK, TDI, TDO и TMS) може да се користат како GPIO истовремено, а Max. корисник В/И плус еден.

[3] Мултиплексирање со пинови.

Дефиниции за пинови
Локацијата на пиновите во серијата GW1NRF производи Bluetooth FPGA варира во зависност од различните пакети.
Табела 2-4 дава детален прегледview на кориснички I/O, повеќефункционални пинови, посветени пинови и други пинови.
Табела 2-4 Дефиниција на пиновите во серијата GW1NRF на Bluetooth FPGA производи

Име на пин	I/O	Опис
Макс. Корисник В/И
IO[Крај][Ред/Број на колона][A/B]	I/O	[Крај] ја означува локацијата на пинот, вклучувајќи L(лево) R(десно) B(долу) и T(горе) [Row/Column Number] го означува пинот Број на ред/колона. Ако [End] е T(горе) или B(долу), пинот го означува бројот на колоната на соодветниот CFU. Ако [End] е L(лево) или R(десно), пинот го означува бројот на редот на соодветната CFU. [A/B] означува информации за парови на диференцијални сигнали.
Мулти-функционални пинови
IO[End][Row/Column number][A/B]/MMM		/MMM претставува една или повеќе од другите функции покрај тоа што е влез/излез на корисник за општа намена. Овие пинови може да се користат како кориснички влез/излез кога функциите не се користат.
RECONFIG_N	Јас, внатрешно слабо повлекување	Стартувајте го новиот режим GowinCONFIG кога пулсот е низок
ПОДГОТВЕНИ	I/O	Високото ниво покажува дека уредот може да се програмира и конфигурира моментално Ниското ниво покажува дека уредот не може да се програмира и конфигурира моментално
ГОТОВО	I/O	Високото ниво означува успешна програма и конфигурирање Ниското ниво означува нецелосно или неуспешно програмирање и конфигурирање
FASTRD_N /D3	I/O	Во режимот MSPI, FASTRD_N се користи како порта за брзина на пристап до Flash. Ниско означува режим на пристап до блиц со голема брзина; високото означува редовен режим на пристап до блиц. Податочна порта D3 во режим на процесорот
MCLK /D4	I/O	Излез на часовник MCLK во режим MSPI Податочна порта D4 во режим на процесорот
MCS_N /D5	I/O	Овозможете го сигналот MCS_N во режимот MSPI, активната-ниска порта за податоци D5 во режимот на процесорот
МИ / Д7	I/O	MISO во режим MSPI: Главен внес на податоци/Славен излез на податоци Податочна порта D7 во режим на процесорот
MO /D6	I/O	MISO во режимот MSPI: Главен излез на податоци/Внесување податоци за робови Податочна порта D6 во режим на процесорот
SSPI_CS_N/D0	I/O	Овозможи сигнал SSPI_CS_N во SSPI мод,

Име на пин	I/O	Опис
		активно-ниско, внатрешно слабо повлекување на податоци порта D0 во режим на процесорот
SO /D1	I/O	MISO во режим MSPI: Главен внес на податоци/Славен излез на податоци Податочна порта D1 во режим на процесорот
SI /D2	I/O	MISO во режимот MSPI: Главен излез на податоци/Внесување податоци за робови Податочна порта D2 во режим на процесорот
TMS	Јас, внатрешно слабо повлекување	Влез во сериски режим во ЈTAG режим
TCK	I	Внесување на сериски часовник во ЈTAG режим, кој треба да се поврзе со паѓачки отпор од 4.7 K на ПХБ
TDI	Јас, внатрешно слабо повлекување	Сериски внес на податоци во ЈTAG режим
ТДО	O	Излез на сериски податоци во ЈTAG режим
JTAGSEL_N	Јас, внатрешно слабо повлекување	Изберете сигнал во ЈTAG режим, активен-низок
SCLK	I	Влез со часовник во режим на SSPI, SERIAL и CPU
DIN	Јас, внатрешно слабо повлекување	Внесете податоци во СЕРИСКИ режим
ДОУТ	O	Излезни податоци во СЕРИСКИ режим
CLKHOLD_N	Јас, внатрешно слабо повлекување	Високо ниво, SCLK ќе се поврзе внатрешно во режим SSPI или режим на процесор Ниско ниво, SCLK ќе се исклучи од режимот SSPI или од режимот на процесорот
НИЕ_НЕ	I	Изберете влез/излез на податоци од D[7:0] во режим на процесорот
GCLKT_[x]	I	Пин за влез на глобален часовник, T(True), [x]: глобален часовник бр.
GCLKC_[x]	I	Диференцијален влезен пин од GCLKT_[x], C(Comp), [x]: глобален часовник бр.[1]
LPLL_T_fb/RPLL_T_fb	I	Леви/десни влезни пинови за повратни информации за PLL, T (Точно)
LPLL_C_fb/RPLL_C_fb	I	Лево/десно PLL влезни пинови за повратни информации, C(Comp)
LPLL_T_in/RPLL_T_in	I	Лев/десен влезен пин на часовникот PLL, T (Точно)
LPLL_C_in/RPLL_C_in	I	Лев/десен влезен пин на часовникот PLL, C(Comp)
РЕЖИМ 2	Јас, внатрешно слабо повлекување	Пин за избор на режими GowinCONFIG.
РЕЖИМ 1	Јас, внатрешно слабо повлекување	Пин за избор на режими GowinCONFIG.
РЕЖИМ 0	Јас, внатрешно слабо повлекување	Пин за избор на режими GowinCONFIG.
Други пинови
NC	NA	Резервирано.
VSS	NA	Иглички за заземјување
VCC	NA	Пинови за напојување за внатрешна логика на јадрото.
VCCO#	NA	Пинови за напојување за I/O voltagе на В/И БАНКА#.

Име на пин	I/O	Опис
VCCX	NA	Пинови за напојување за помошни волtage.

Забелешка!

Кога влезот е со еден крај, пинот GCLKC_[x] не е глобален часовник.

6 В/И БАНКА Вовед
Постојат четири I/O банки во серијата GW1NRF на FPGA производи. Дистрибуцијата на I/O BANK на серијата GW1NRF на Bluetooth FPGA производи е како што е прикажано на Слика 2-1.
Слика 2-1 GW1NRF серија на Bluetooth FPGA производи Дистрибуција на I/O банка

Овој прирачник дава надview на дистрибуцијата view на пиновите во серијата GW1NRF на Bluetooth FPGA производи. Четирите В/И банки кои ја формираат серијата GW1NRF на
Bluetooth FPGA производите се означени со четири различни бои.

Различни симболи се користат за влез/излез на корисникот, напојување и заземјување. Различните симболи и бои што се користат за различните пинови се дефинирани на следниов начин:

- ” го означува I/O во BANK0. Бојата за полнење се менува со БАНКАТА;
- означува I/O во BANK1. Бојата за полнење се менува со БАНКАТА;
- ” го означува I/O во BANK2. Бојата за полнење се менува со БАНКАТА;
- „ ” го означува I/O во BANK3. Бојата за полнење се менува со БАНКАТА;
- „ ” означува VCC, VCCX и VCCO. Бојата за полнење не се менува;
- „ ” означува VSS, бојата на полнење не се менува;
- „ ” означува NC;
„ ” означува BLE, бојата на полнење не се менува

View на Дистрибуција на пинови

View на GW1NRF-4B иглички Дистрибуција

View на QN48 иглички Дистрибуција
Слика 3-1 View на дистрибуција на пиновите GW1NRF-4B QN48 (врв View)

Табела 3-1 Други пинови во GW1NRF-4B QN48

VCC	11,37
VCCX	36
VCCO0/VCCO3	1
VCCO1/VCCO2	25
VSS	26,2

View на QN48E иглички Дистрибуција
Слика 3-2 View на дистрибуција на пиновите GW1NRF-4B QN48E (врв View)
Табела 3-2 Други пинови во GW1NRF-4B QN48E

VCC	11,37
VCCX	36
VCCO0/VCCO3	1
VCCO1/VCCO2	25
VSS	26

Дијаграми на пакети

Преглед на пакетот QN48 (6мм x 6мм)
Слика 4-1 Преглед на пакетот QN48

Преглед на пакетот QN48E (6мм x 6мм)
Слика 4-2 Преглед на пакетот QN48E

СИМБОЛ	МИЛИМЕТАР
СИМБОЛ	МИН	НОМ	МАКС
A	0.75	0 8.5	0.85
A1		0.02	0.05
b	0.15	0.20	0.25
c	0.18	0.20	0.23
D	5.90	6.00	6.10
Д 2	4.10	4.20	4.30
e	0.40 BSC
Ne	4.40BSC
Н г	4.40BSC
E	5.90	6.00	6.10
Е 2	4.10	4.20	4.30
L	0.35	0.40	0.45
h	0.30	0.35	0.40

Документи / ресурси

Пакет и пинут производи со Bluetooth FPGA од серијата GOWIN GW1NRF [pdf] Упатство за корисникот
Пакет и пинут производи од серијата GW1NRF, серии GW1NRF, пакет и пина на производи со Bluetooth FPGA, пакет и пина на производи од FPGA, пакет производи и закачување, пакети и пина,

Референци

Упатство за употреба