Интел AN 837 Дизајн Упатства за HDMI FPGA IP
Насоки за дизајн за HDMI Intel® FPGA IP
Упатствата за дизајн ви помагаат да ги имплементирате мултимедијалниот интерфејс со висока дефиниција (HDMI) Intel FPGA IP-а користејќи FPGA уреди. Овие упатства го олеснуваат дизајнот на таблата за видео интерфејсите HDMI Intel® FPGA IP.
- Упатство за користење на HDMI Intel FPGA IP
- AN 745: Насоки за дизајн за интерфејс Intel FPGA DisplayPort
Насоки за дизајн на HDMI Intel FPGA IP
Интерфејсот HDMI Intel FPGA има податоци за минимизирана диференцијална сигнализација со транзиција (TMDS) и канали за часовник. Интерфејсот, исто така, носи и Асоцијација за стандарди за видео електроника (VESA) Канал за прикажување податоци (DDC). Каналите TMDS носат видео, аудио и помошни податоци. DDC се базира на протоколот I2C. Јадрото HDMI Intel FPGA IP го користи DDC за читање податоци за идентификација на продолжениот екран (EDID) и размена на информации за конфигурација и статус помеѓу изворот на HDMI и лавабото.
Совети за дизајн на плочка HDMI Intel FPGA IP
Кога го дизајнирате вашиот HDMI Intel FPGA IP систем, земете ги предвид следните совети за дизајн на табла.
- Користете не повеќе од две жици по трага и избегнувајте преку никулци
- Поставете ја импедансата на диференцијалниот пар со импедансата на склопот на конекторот и кабелот (100 оми ±10%)
- Минимизирајте го искривувањето меѓу пар и внатре во пар за да го исполните барањето за искривување на сигналот TMDS
- Избегнувајте насочување на диференцијален пар преку празнина во долната рамнина
- Користете стандардни практики за дизајнирање на ПХБ со голема брзина
- Користете менувачи на нивоа за да ја исполните електричната усогласеност и кај TX и RX
- Користете робусни кабли, како Cat2 кабел за HDMI 2.0
Шематски дијаграми
Шематските дијаграми на Bitec во дадените врски ја илустрираат топологијата за развојните табли Intel FPGA. Користењето на топологијата за поврзување HDMI 2.0 бара од вас да ја исполните електричната усогласеност од 3.3 V. За да ја исполните усогласеноста со 3.3 V на уредите Intel FPGA, треба да користите менувач на нивоа. Користете редивер или ретајмер поврзан со DC како менувач на нивоа за предавателот и приемникот.
Уредите за надворешни продавачи се TMDS181 и TDP158RSBT, и двата работат на DCcoupled врски. Потребно ви е соодветно повлекување на линиите на CEC за да се обезбеди функционалност при меѓусебна работа со други уреди за далечински управувач за потрошувачи. Шематските дијаграми на Bitec се сертифицирани со CTS. Сепак, сертификацијата е специфична на ниво на производ. На дизајнерите на платформата им се советува да го потврдат финалниот производ за правилна функционалност.
Поврзани информации
- Шематски дијаграм за HSMC HDMI Daughter Card Revision 8
- Шематски дијаграм за FMC HDMI Daughter Card Revision 11
- Шематски дијаграм за FMC HDMI Daughter Card Revision 6
Откривање на топол приклучок (HPD)
Сигналот HPD зависи од дојдовниот сигнал за напојување +5V, на прampтака, пинот HPD може да се наметне само кога е откриен сигналот за напојување +5V од изворот. За интерфејс со FPGA, треба да го преведете 5V HPD сигналот на FPGA I/O voltage ниво (VCCIO), со користење на voltagПреведувач на ниво на е, како што е TI TXB0102, кој нема вградени отпорници за повлекување. Изворот HDMI треба да го повлече HPD сигналот за да може со сигурност да разликува помеѓу лебдечки HPD сигнал и висока јачинаtage ниво HPD сигнал. Сигналот за напојување на HDMI +5V мора да се преведе во FPGA I/O voltage ниво (VCCIO). Сигналот мора слабо да се повлече надолу со отпорник (10K) за да се разликува лебдечкиот +5V сигнал за напојување кога не се придвижува од извор на HDMI. Сигналот за напојување со извор на HDMI +5V има заштита од прекумерна струја од не повеќе од 0.5А.
HDMI Intel FPGA IP приказ на канал за податоци (DDC)
HDMI Intel FPGA IP DDC се базира на сигналите I2C (SCL и SDA) и бара отпорници за повлекување. За интерфејс со Intel FPGA, треба да го преведете нивото на сигналот 5V SCL и SDA на FPGA I/O voltage ниво (VCCIO) со користење на волtagПреведувач на ниво на е, како што е TI TXS0102 како што се користи во картичката ќерка Bitec HDMI 2.0. TI TXS0102 voltagУредот за преведувач на ниво на e-лета ги интегрира внатрешните отпорници за повлекување, така што нема потреба од отпорници за повлекување.
Историја на ревизии на документи за AN 837: Насоки за дизајн за HDMI Intel FPGA IP
| Верзија на документ | Промени |
| 2019.01.28 |
|
| Датум | Верзија | Промени |
| јануари 2018 година | 2018.01.22 | Почетно ослободување.
Забелешка: Овој документ содржи упатства за дизајн на HDMI Intel FPGA кои беа отстранети од AN 745: Дизајн насоки за DisplayPort и HDMI интерфејси и преименувани во AN 745: Дизајн насоки за Intel FPGA DisplayPort интерфејс. |
Интел корпорација. Сите права се задржани. Intel, логото на Intel и другите ознаки на Intel се заштитни знаци на Intel Corporation или нејзините подружници. Интел гарантира изведба на своите FPGA и полупроводнички производи според тековните спецификации во согласност со стандардната гаранција на Intel, но го задржува правото да прави промени на сите производи и услуги во секое време без претходна најава. Интел не презема никаква одговорност или одговорност што произлегува од апликацијата или користењето на какви било информации, производ или услуга опишани овде, освен како што е изрично писмено договорено од Интел. На клиентите на Intel им се препорачува да ја добијат најновата верзија на спецификациите на уредот пред да се потпрат на какви било објавени информации и пред да направат нарачки за производи или услуги.
Други имиња и брендови може да се бараат како сопственост на други.
ИД: 683677
Верзија: 2019-01-28
Документи / ресурси
 |
Интел AN 837 Дизајн Упатства за HDMI FPGA IP [pdf] Упатство за корисникот Насоки за дизајн на AN 837 за HDMI FPGA IP, AN 837, Упатства за дизајн за HDMI FPGA IP, Упатства за HDMI FPGA IP, HDMI FPGA IP |
