Polar Fire FPGA Splash Kit JESD204B Standalone Interface
Забелешка за апликација
AN5978

Вовед

(Поставете прашање)

This document describes how to run the JESD204B standalone demo design on the Polar Fire ® Splash Board using the JESD204B Standalone Demo GUI application. The GUI application is packaged along with the design files. The demo design is a reference design built using the Polar Fire high-speed transceiver blocks and the CoreJESD204BTX and CoreJESD204BRX IP cores. It operates in Loopback mode by sending the CoreJESD204BTX data to the CoreJESD204BRX IP core through the transceiver lanes, which are looped back on the board. This loopback setup facilitates a standalone JESD interface demo that does not require Analog-to-Digital Converter (ADC) or Digital-to-Analog Converters (DAC).
Microchip Polar Fire devices have embedded, high-speed transceiver blocks that can handle data rates ranging from 250 Mbps to 12.5 Gbps. The transceiver (PF_XCVR) module integrates several functional blocks to support multiple high-speed serial protocols within the FPGA. JESD204B is a high-speed serial interface standard for data converters developed by the JEDEC committee. The JESD204B standard reduces the number of data inputs and outputs between the high-speed data converters and receivers.
Microchip обезбедува IP јадра CoreJESD204BTX и CoreJESD204BRX кои ги имплементираат интерфејсите за предавател и приемник на стандардот JESD204B. Овие IP јадра лесно се интегрираат со конвертори на податоци базирани на JESD204B за развој на апликации со висок пропусен опсег како што се примопредаватели за безжична инфраструктура, софтверски дефинирани радио станици, системи за медицинско снимање и радар и безбедни комуникации. Овие IP јадра поддржуваат ширина на врската од x1 до x4 и брзини на врската од 250 Mbps до 12.5 Gbps по лента користејќи подкласа 0, 1 и 2.
For more information about the JESD204B interface design implementation, and all the necessary blocks and IP cores instantiated in Libero® SoC, see Demo Design.

The JESD204B standalone interface design can be programmed using any of the following options:

• Using the .job fileЗа да го програмирате уредот користејќи го .job file обезбедени заедно со дизајнот files, see Programming the Device Using Flash Pro Express.
• Using Libero SoC: To program the device using Libero SoC, see Running the Demo Design. Use this option when the demo design is modified

Барања за дизајн

(Поставете прашање)

Во следната табела се наведени ресурсите потребни за извршување на демото.
Табела 1-1. Барања за дизајн

Услов	Верзија
Оперативен систем	Windows®  10 and 11
Хардвер
Polar Fire® Splash Kit with MPF300T-1FCG484E device	Ревизија 2 или понова
Софтвер	За сите верзии на софтверот потребни за креирање на овој референтен дизајн, видете readme.txt file предвидени во дизајнот files.
Flash Pro Express
GUI executable (provided with the design files)
Libero® SoC

Предуслови

(Постави прашање)

Пред да започнете, направете ги следните чекори:

• Download and install Libero® SoC (as indicated in the website for this design) on the host PC from Libero SoC Documentation.
• Преземете го демо-дизајнот fileи од www.microchip.com/en-us/application-notes/an5978.
• Install the GUI application by running the setup.exe file достапни во дизајнот files папка: <$Design_Files_Директориум>/mpf_an5978_df/ГИУ
  На крајот од инсталацијата, може да бидете замолени да го преземете и инсталирате FPGA_GUI_Pack, доколку веќе не е достапен на вашиот систем.
• Alternatively, you can manually download and install the Microchip FPGA_GUI_Pack.

Важно: А Libero® Gold license is required to evaluate your designs using the Polar Fire® Splash Kit.

Демо дизајн

(Постави прашање)

The Polar Fire® JESD204B demo design is developed to interface JESD204B-compliant data converters with Polar Fire devices. The design functions as follows:

1. The DATA_HANDLE_0 block interfaces with the GUI. The GUI enables the selection of either PRBS or waveform input.
2. The DATA_HANDLE_0 block forwards the input selection to the DATA_GENERATOR_0 block, which generates and sends the corresponding input data to the CoreJESD204BTX IP core.
3. The CoreJESD204BTX IP core performs JESD204B transmitter functions based on the configuration and transmits the data to the PF_XCVR (transceiver) IP core.
4. The encoded data is received by the CoreJESD204BRX IP core because the TX and RX lanes of the PF_XCVR block are looped back.
5. The CoreJESD204BRX IP core performs JESD204B receiver functions based on the configuration and transmits the data to the GUI for viewпритискање на избраниот влез.

Важно: кога a data error or link error is selected on the GUI, the error generator block generates that error and displays it on the GUI.
The following figure shows the hardware implementation of the JESD204B interface demo.

Figure 3-1. Hardware Implementation Block Diagram

3.1. Design Implementation (Постави прашање)
Следната слика ја прикажува имплементацијата на дизајнот Libero® на демо-верзијата на интерфејсот JESD204B.

Слика 3-2. Дизајн на интерфејс JESD204B

Во следната табела се наведени важните влезни и излезни сигнали на дизајнот.
Табела 3-1. Влезни и излезни сигнали

Сигнал	Опис
Влезни сигнали
LANE0_RXD_P and LANE0_RXD_N	Transceiver receiver differential inputs
ARST_N	External reset obtained from push button switch on board
RX	Receiver of UART interface
REF_CLK_PAD_P_0 and REF_CLK_PAD_N_0	Differential reference clock obtained from the on-board 125 MHz oscillator
SEL_IN[3:0]	Signal mapped to DIPs 1, 2, 3 and 4 of SW8 dip slide switch used to debug the status and errors
Излезни сигнали
LANE0_TXD_P and LANE0_TXD_N	Transceiver transmitter differential outputs
LED_OUT[7:0]	Signal that indicates whether link is up or down
TX	Transmitter of UART interface

3.2. Конфигурација на IP адреса (Постави прашање)
Дизајнот на хардверот за интерфејсот JESD204B ги вклучува следните блокови.
3.2.1. Data Handle (Постави прашање)
Блокот за обработка на податоци (DATA_HANDLE_0) ги прима информациите за избор на влезни податоци и генерирање на грешка во врската или податоците од графичкиот кориснички интерфејс. Овој блок, исто така, ги испраќа излезните податоци примени од јадрото на CoreJESD204BRX и грешката во статусот на податоците или врската до графичкиот кориснички интерфејс за viewинг.
3.2.2. Data Generator (Постави прашање)
Генераторот на податоци има PRBS генератор и генератор на бранови форми. PRBS генераторот генерира шеми на PRBS7, PRBS15, PRBS23 и PRBS31. Режимот за вметнување грешка имплементиран во PRBS генераторот вметнува грешка во PRBS секвенцата. Генераторот на бранови форми генерира синусоидни, пилести, триаголни и квадратни бранови форми. Генераторот на податоци внесува 64-битен тест шаблон до јадрото JESD204BTX, кое последователно ги пренесува податоците до примопредавателот.
3.2.3. PF_TPSRAM (Постави прашање)
Постојат две инстанци на PF_TPSRAM блокови, блокот PF_TPSRAM_C0 го складира статусот на врската JESD204B пред да ја испрати до графичкиот кориснички интерфејс. Блокот PF_TPSRAM_C1 ги складира податоците примени од CoreJESD204BRX пред да ги испрати податоците до графичкиот кориснички интерфејс.
3.2.4. Error Generator (Постави прашање)
Блокот за генерирање грешки (ERR_GEN_0) генерира грешки во врската со испраќање случајни податоци помеѓу CoreJESD204BTX и PF_XCVR кога генерирањето грешки во врската е избрано во графичкиот кориснички интерфејс.
3.2.5. PRBS_checker (Постави прашање)
Проверувачот на податоци прима 64-битни податоци од IP-јадрото на CoreJESD204BRX и проверува дали примените податоци се точни. Генерира број на грешки и сигнал за статус, кои се пренесуваат до графичкиот кориснички интерфејс за индикација на статусот. Проверувачот на податоци ги проверува исклучиво PRBS секвенците генерирани од генераторот на податоци.
3.2.6. LED Debug (Постави прашање)
LED блокот за дебагирање (LED_DEBUG_BLK_0) ги дебагира статусот на врската JESD204B и други грешки. Кога врската е активна, LED диодите 1, 2, 3, 4, 5 и 6 светат, додека LED диодите 7 и 8 не светат (со DIP 1, 2, 3 и 4 се поставени на ниско на SW8 dip лизгачкиот прекинувач).
3.2.7. Init_monitor (Постави прашање)
When the DEVICE_INIT_DONE signal from Init_monitor block goes high, the transceiver is completely configured. This signal is and ed with ARST_N signal to get proper reset signal for the design.
3.2.8. CORERESET_PF (Постави прашање)
CoreReset_PF ги синхронизира ресетирањата со доменот на часовникот одреден од корисникот. Ова осигурува дека додека тврдењето е асинхроно, негацијата е синхрона со часовникот.
3.2.9. CoreJESD204BTX (Постави прашање)
CoreJESD204BTX is the transmitter interface of the JEDEC JESD204B standard. For this demo design, this IP core is configured in Libero®, as shown in the following figure.

Слика 3-3. Конфигуратор на CoreJESD204BTX

For more information about CoreJESD204BTX, see CoreJESD204BTX Handbook.
3.2.10. CoreJESD204BRX (Постави прашање)
CoreJESD204BRX is the receiver interface of the JEDEC JESD204B standard. For this demo design, this IP core is configured in Libero®, as shown in the following figure.
Note: To view За целосната конфигурација, отворете го конфигураторот на IP адреса од дизајнот.

Слика 3-4. Конфигуратор на CoreJESD204BRX

For more information about CoreJESD204BRX, see CoreJESD204BRX Handbook.
3.2.11. Transceiver Interface (Постави прашање)
The Polar Fire ® high-speed transceiver (PF_XCVR) is a hard IP block designed to support high-speed data rates ranging from 250 Mbps to 12.5 Gbps. In this demo, the transceiver block (PF_XCVR) is configured in 8b10b mode with a Clock Data Recovery (CDR) reference clock of 125 MHz to support 5.0 Gbps data rate.
The Polar Fire transmit PLL (PF_TX_PLL) provides the reference clock feed to the transceiver. The dedicated reference clock (PF_XCVR_REF_CLK) drives the PF_TX_PLL to generate the desired output clock for the 5.0 Gbps data rate.
Следната слика ја прикажува конфигурацијата на интерфејсот на трансиверот.
Note: To view За целосната конфигурација, отворете го конфигураторот на IP адреса од дизајнот.

Слика 3-5. Конфигуратор на интерфејс на примопредавател

Структура на такт

(Постави прашање)

Во референтниот дизајн, постојат три домени на часовникот:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

Вградениот кристален осцилатор од 125 MHz го управува референтниот такт на XCVR, кој обезбедува такт на DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 и C1 и DATA_HANDLE.
Важно: Ако there is a change in the data rate or reference clock of the transceiver, you must reconfigure COREUART.
На следната слика е прикажана структурата на такт.
Слика 4-1. Структура на такт

Ресетирање на структурата

(Постави прашање)

The DEVICE_INIT_DONE and external reset signal ARST_N are mapped to pin N4 on the Splash Kit.
These signals initiate the system reset (FABRIC_RESET_N) through the res_syn_0 block.
Сигналот FABRIC_RESET_N од блокот res_syn_0 овозможува директно ресетирање на следните модули:

• CoreJESD204BRX
• CoreJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Дополнително, FABRIC_RESET_N е поврзан со блокот за синхронизација на ресетирање, кој дистрибуира синхронизирани сигнали за ресетирање до следните функционални блокови:

• prbs_checker
• DATA_HANDLE
• ГЕНЕРАТОР НА ПОДАТОЦИ
• ERR_GEN
• LED_DEBUG_BLK
  RX_RESET_N output from the CoreJESD204BRX module supplies reset signals to:
• LANE0_PCS_ARST_N input of the PF_XCVR_0 module
• LED_DEBUG block (EPCS_0_RX_RESET_N)

На следната слика е прикажана структурата на ресетирање.
Слика 5-1. Ресетирање на структурата

Simulating the Polar Fire® JESD204B Design

(Постави прашање)
За да го симулирате дизајнот, извршете ги следниве чекори:

1. Start Libero®, and select Project > Tool Profileс….
2. In the Tool ProfileВо прозорецот s, изберете Синтеза и Симулација во окната со алатки и изберете ги најновите патеки во директориумот за активна инсталација за овие две алатки.

За симулација, разгледајте го дизајнот files, креирајте Libero Project користејќи ги обезбедените TCL скрипти и кликнете на Симулирај како што е означено на Слика 6-2. За повеќе информации, видете Додаток Б: Извршување на TCL скриптата.
Обезбедена е тест-клупа за симулирање на шемата и изборот на бранови форми на JESD204B PRBS. Следната слика ја покажува интеракцијата помеѓу тест-клупата и дизајнот.
Слика 6-1. Интеракција помеѓу Testbench и JESD204B демо дизајн

Тест-клупата генерира тест селекција за влезот на PRBS (PRBS7, PRBS15, PRBS23 и PRBS31) и влезот на брановата форма (синусоиден бран, пилест бран, триаголен бран и квадратен бран). Исто така, ги следи излезните сигнали за статус на JESD204B (SYNC_N, ALIGNED и CGS_ERR) за верификација на фазите на JESD204B, како и излезните сигнали за статус на проверката на PRBS O_BAD и O_ERROR[4:0].
To simulate the design, in the Design Flow tab, double-click Simulate under Verify Pre Synthesized Design. The Simulate option is highlighted in the following figure.

Слика 6-2. Симулирање на дизајнот

Кога симулацијата е иницирана, алатката за симулација ги компајлира сите извори на дизајнот files, ја извршува симулацијата и го конфигурира брановиот облик viewза да се прикажат симулациските сигнали.
Note: In certain cases, a prompt may appear asking for the selection of an active stimulus before starting the simulation. To resolve this, navigate to the Stimulus Hierarchy, right-click PF_JESD204B_SA_TOP_TB_8b (top.v) and select Set as Active Stimulus, as shown in the following figure.
Слика 6-3. Постави како активен стимул

6.1. Simulation Flow (Ask a Question)
The following steps describe the JESD204B testbench simulation flow:

1. At the start, the NSYSRESET signal resets all of the components.
2. After the transceiver block is initialized, the TB_RX_READY signal is asserted high.
3. The JESD204BRX issues a synchronization request by driving the TB_SYNC_N pin low.
4. The JESD204BRX block checks the k28.5 characters transmitted by the JESD204BTX block.
5. The CGS and ILA phase starts after the TB_SYNC_N signal is asserted high.
6. The testbench checks whether the CGS_ERR signal asserts low or not, and completes the code group synchronization phase.
7. The JESD204BRX link asserts the TB_SYNC_N signal to high.
8. After the successful completion of the CGS phase, the JESD204BTX block starts the Initial Lane
   Alignment (ILA) sequence by transmitting four multi-frames in the following sequence:
   – First frame at TB_TX_SOMF = 0x8
   – Second frame at TB_TX_SOMF = 0x2
   – Third frame at TB_TX_SOMF = 0x8
   – Fourth frame at TB_TX_SOMF = 0x2
9. The JESD204BRX link starts receiving four multi-frames in the following sequence:
   – First frame at TB_TX_SOMF = 0x8
   – Second frame at TB_TX_SOMF = 0x2
   – Third frame at TB_TX_SOMF = 0x8
   – Fourth frame at TB_TX_SOMF = 0x2
10. The ILA phase test passes if all JESD204BRX DATA_OUT is properly received with frame alignment.
11. After successful completion of the ILA phase, the JESD204BTX block enters into the data phase.
12. In the data phase, the following data is fed to the JESD204BTX block: PRBS7, PRBS15, PRBS23 and PRBS31 using the PRBS generator.
13. Sine, Square, Saw and triangular waves are generated from the waveform generator.
14. The PRBS checker checks the received PRBS pattern against the expected PRBS pattern.
15. The waveform output can be viewed in the simulation window on corresponding wave selection as shown in Figure 6-5.
16. If the data checker does not detect any error, the testbench issues a TESTBENCH PASSED message stating that the simulation was successful. If an error is detected, the testbench issues a TESTBENCH FAILED message to indicate that the testbench has failed.
    While the simulation is running, you can see the status of the test cases in the Transcript window of Model Sim, as shown in the following figure.

Слика 6-4. Прозорец за транскрипт

По симулацијата, прозорецот Waveform ги прикажува брановите форми на симулацијата како што е прикажано на следната слика.
Note: You may notice some warnings in the log. These appear because UART is not used in the simulation. The simulation is focused only on JESD, while UART and RAM are included for GUI purposes.
Слика 6-5. Прозорец за симулација на бранови форми

Поставување на демо

(Постави прашање)

After generating the bitstream, the Polar Fire® device must be programmed. To program the Polar Fire device, perform the following steps:

1. Ensure that the jumper settings on the board are same as listed in the following table.
   Табела 7-1. Поставки за скокач

   Скокач	Опис	Стандардно
   J11	Затворете ги пиновите 1 и 2 за програмирање преку чипот FTDI. Отворете ги пиновите 1 и 2 за програмирање преку надворешен FlashPro4 или FlashPro5 уред.	Отвори
   J3	Скокач за избор на јачината на звукот на јадротоtage. Затворете ги пиновите 1 и 2 за 1.05 V. Отворете ги пиновите 1 и 2 за 1.0 V.	Затворено
   J10	Затворете ги пиновите 1 и 2 за програмирање преку надворешната SPI флеш меморија. Ако J10 е отворен, тој овозможува програмирање на SPI slave користејќи го FTDI чипот.	Отвори

2. Поврзете го кабелот за напојување со приклучокот J2 на плочката.
3. Connect the USB cable from the host PC to the J1 (FTDI port) on the board.
4. Power On the board using the SW1 slide switch.
   When the board is powered up, power supply LEDs 1 to 4 glow. For more information about LEDs on the Polar Fire Splash Board, see UG0786: Polar Fire FPGA Splash Kit User Guide.
5. In Libero Design Flow tab, double-click Run PROGRAM Action.

На view соодветниот дневник file, одете до табулаторот „Извештаи“, кликнете со десното копче на „Изврши акција на програмата“ и изберете View Пријави.
Кога уредот е успешно програмиран, се појавува зелена ознака за штиклирање како што е прикажано на следната слика. За информации за тоа како да ја стартувате самостојната демо верзија на JESD204B, видете Извршување на демо верзијата.

Слика 7-1. Програмирањето на уредот е завршено

Programming the Device Using Flash Pro Express

(Постави прашање)
This section describes how to program the Polar Fire® device with the programming job file using Flash Pro Express. The .job file е достапен на следниот дизајн fileлокација на папката s: mpf_an5978_df/Programming_Files/top. job.

За да го програмирате уредот, направете ги следниве чекори:

1. На компјутерот домаќин, стартувајте го софтверот Flash Pro Express.
2. To create a new project, click New or New Job Project from Flash Pro Express Job from Project menu.
3. Внесете го следново во полето за дијалог New Job Project од Flash Pro Express Job:
   – Работа за програмирање file: Кликнете на Прелистување и одете до локацијата каде што е работата file се наоѓа и изберете го fileСтандардната локација е: mpf_an5978_df/Programming_Files/top. job.
   – Flash Pro Express job project location: Click Browse and navigate to the Flash Pro Express project location.
   Figure 8-1. New Job Project from Flash Pro Express Job
4. Кликнете на ОК. Потребното програмирање file е избрано и подготвено да се програмира во уредот.
5. The Flash Pro Express window appears, as shown in the following figure. Confirm that a programmer number appears in the Programmer field. If not, confirm the board connections and click Refresh/Rescan Programmers.
   Слика 8-2. Програмирање на уредот
6. Кликнете на RUN. Кога уредот е успешно програмиран, се прикажува статус RUN PASSED како што е прикажано на следната слика.
   Слика 8-3. FlashPro Express-RUN PASSED
7. Затворете го Flash Pro Express или кликнете на Излез во картичката Проект.

Вклучување на демо

(Постави прашање)

This section describes how to use the JESD204B GUI to run the JESD204B demo on the Polar Fire® Splash Board.
9.1. Installing the GUI (Постави прашање)
To run the demo, install the JESD204B GUI. The GUI allows selection of different PRBS test patterns as input, and displays the JESD204B status signals and the PRBS status received from the board.
The Waveform tab of the GUI displays the output waveforms received from the board for each waveform selected as input.

За да го инсталирате GUI, извршете ги следниве чекори:

1. Install the JESD204B_GUI application (setup.exe) from the following design files folder: mpf_an5978_df/GUI.
2. To start the GUI application, double-click the JESD204B_GUI application from the installation directory.

9.2. Running the Demo Design (Постави прашање)
За да ја стартувате демо верзијата на JESD204B, извршете ги следниве чекори:

1. Connect the jumpers and set up the Polar Fire® Splash Board as described in steps 1 to 4 of Setting Up the Demo.
2. In Device Manager on the host PC, note the COM port associated with the USB serial converter
   C. To determine the COM port, check the Location field in the properties of each COM port.
3. On the Start menu of the host PC, click JESD204B_GUI.
4. From the list of COM ports, select the COM port identified in the step 2, and click Connect, as shown in the following figure.
   Слика 9-1. Избор на COM порт Important: Port numbers may vary. In this exampЗначи, COM портата 32 е правилниот порт што треба да се избере.
   По успешното поврзување, индикаторот за Host Connection станува зелен, како што е прикажано на следната слика.
   Слика 9-2. Успешно поврзување со домаќинотСледната табела ги наведува сигналите за статус прикажани во графичкиот кориснички интерфејс на JESD204B.
   Табела 9-1. Сигнали за статус во JESD204B GUI

   Сигнал	Опис
   Поврзување на домаќинот	Shows the UART communication status.
   Статус на врска	Го прикажува статусот на комуникациската врска помеѓу TX и RX.
   SYNC_N	Го означува статусот на JESD204B.
   ПОСТАВЕН	Означува дека сите ленти на примопредавателот се порамнети.
   RX ВАЛИДЕН	Означува дека RX податоците се валидни. Во режим 8b10b, означува дека е извршено порамнување на запирките и дека CDR е заклучен.
   Статус на PRBS	Укажува на грешка во PRBS.
   Број на грешки	Го дава бројот на грешки што се случиле за време на проверката на PRBS
   CGS_ERR	Означува грешка во синхронизацијата на групата кодови.
   NIT_ERR	Означува грешка „не е во табелата“.
   DISP ERR	Означува грешка во нееднаквоста.
   LINK_CD_ERR	Indicates a link configuration data mismatch.
   UCC_ERR	Означува грешка со „неочекуван контролен знак“.

5. From the Input Selection list, select the pattern to be transmitted, and click START, as shown in the following figure.
   Слика 9-3. Избор на шемаИзбраниот образец се испраќа преку сериската преносна врска и се прима од CoreJESD204BRX, кој проверува за грешки. Во секое време, статусот на JESD204B може да се следи со помош на сигналите за статус на графичкиот кориснички интерфејс, како што е прикажано на следната слика.
   Слика 9-4. Статус на врската и статус на JESD204B
6. To generate an error in the PRBS data, click Generate Data Error.
   The PRBS Status indicator turns red, and the Error Count field displays the number of errors, as shown in the following figure.
   Слика 9-5. Грешка во податоците
7. Click Clear Error to clear the errors in the PRBS data and reset the PRBS status.
   The PRBS Status indicator turns green, and the Error Count changes to 0, as shown in the following figure.
   Слика 9-6. Грешката во податоците е отстранета
8. To generate a link error between CoreJESD204BTX and the transceiver lane, click Generate Link Error.
   Индикаторите за статус на врска, SYNC_N, ALIGNED, RX VALID, DISP_ERR и CGS_ERROR стануваат црвени, како што е прикажано на следната слика.
   Слика 9-7. Грешка во врската
9. To clear the link error, click Clear Error.
   The status indicators turn green, as shown in the following figure.
   Слика 9-8. Грешка при бришење на врската
10. To change the pattern, select Triangle from the Input Selection list.
    The selected pattern is sent over the serial transmit link and received by CoreJESD204BRX. At any time, the JESD204B status can be monitored using the status signals on the GUI.
11. На view За да го изберете брановиот облик добиен од CoreJESD204BRX, кликнете на табулаторот „Бравовид“, како што е прикажано на следната слика.
    Слика 9-9. Бранова форма на триаголник
12. To end the demo, click Stop and close the GUI.

Appendix A: References

(Постави прашање)

Овој дел ги наведува документите што даваат повеќе информации за стандардот JESD204B и IP јадрата што се користат во демо-дизајнот.

• For information about the JESD204B interface standard, visit the JEDEC webсајт.
• For information about Polar Fire transceiver blocks, PF_TX_PLL and PF_XCVR_REF_CLK, see Polar Fire Family Transceiver User Guide.
• For more information about PF_TPSRAM (PF Micro SRAM), see Polar Fire Family Fabric User Guide.
• For more information about CoreJESD204BTX, see CoreJESD204BTX Handbook.
• For more information about CoreJESD204BRX, see CoreJESD204BRX Handbook.
• For more information about Libero, Model Sim and Simplify, see the Microchip Libero SoC webстраница.

Appendix B: Running the TCL Script

(Постави прашање)

TCL скриптите се дадени во дизајнот files папка под директориумот HW. Доколку е потребно, текот на дизајнот може да се репродуцира од имплементација на дизајн до создавање на работа fileЗа да го стартувате TCL, извршете ги следниве чекори:

1. Стартувајте го софтверот Libero®.
2. Изберете Проект > Изврши скрипта….
3. Кликнете Browse и изберете script.tcl од преземениот директориум HW.
4. Кликнете Изврши.

По успешното извршување на TCL скриптата, проектот Libero се креира во рамките на HW директориумот. За повеќе информации за TCL скриптите, видете mpf_an5978_df/HW/TCL_Script_readme.txt.
За повеќе детали за TCL командите, видете го упатството за TCL команди. За какви било прашања што ќе се појават при извршување на TCL скриптата, контактирајте ја техничката поддршка.

Историја на ревизии

(Постави прашање)

Историјата на ревизии ги опишува промените што беа имплементирани во документот. Промените се наведени со ревизија, почнувајќи од тековната публикација.

Ревизија	Датум	Опис
A	08/2025	The following is the list of changes made in the revision A of the document: • The document was migrated to the Microchip template. • The document number was updated from 50200796 to DS00005978. • The document ID was updated from DG0796 to AN5978.
3.0	—	This document is updated with respect to Libero® SoC Polar Fire v2.2 release.
2.0	—	This document is updated with respect to Libero SoC Polar Fire v2.1 release.
1.0	—	Првото објавување на овој документ.

Поддршка за FPGA за микрочип

Групата производи на Microchip FPGA ги поддржува своите производи со различни услуги за поддршка, вклучувајќи ги и услугите за клиенти, Центарот за техничка поддршка на клиентите, а webсајт и канцеларии за продажба низ целиот свет.
На клиентите им се предлага да ги посетат онлајн ресурсите на Microchip пред да стапат во контакт со поддршката бидејќи е многу веројатно дека нивните прашања се веќе одговорени.
Контактирајте го Центарот за техничка поддршка преку webстраница на www.microchip.com/support. Спомнете го бројот на дел од уредот FPGA, изберете соодветна категорија на случај и прикачете дизајн fileпри креирање на случај за техничка поддршка.
Контактирајте со службата за корисници за нетехничка поддршка на производот, како што се цените на производите, надградбите на производите, информациите за ажурирање, статусот на нарачката и овластувањето.

• Од Северна Америка, јавете се на 800.262.1060
• Од остатокот од светот, јавете се на 650.318.4460
• Факс, од каде било во светот, 650.318.8044

Информации за микрочип

Заштитни знаци
Името и логото „Микрочип“, логото „М“ и другите имиња, логоа и брендови се регистрирани и нерегистрирани заштитни знаци на Microchip Technology Incorporated или нејзините филијали и/или подружници во Соединетите Американски Држави и/или други земји („Микрочип Заштитни знаци“). Информации во врска со заштитните марки на микрочипот може да се најдат на https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Правно известување
Оваа публикација и информациите овде може да се користат само со производите на Микрочип, вклучително и за дизајнирање, тестирање и интегрирање на производите на Микрочип со вашата апликација. Користењето на овие информации на кој било друг начин ги прекршува овие услови. Информациите за апликациите на уредот се обезбедени само за ваша погодност и може да бидат заменети со ажурирања. Ваша одговорност е да се осигурате дека вашата апликација ги исполнува вашите спецификации. Контактирајте ја локалната канцеларија за продажба на Microchip за дополнителна поддршка или добијте дополнителна поддршка на www.microchip.com/en-us/support/design-help/client-support-services.

ОВАА ИНФОРМАЦИЈА СЕ ОБЕЗБЕДУВА МИКРОЧИП „КАКО ШТО Е“. МИКРОЧИП НЕ ДАВА НИКАКВИ ПРЕТСТАВУВАЊА ИЛИ ГАРАНЦИИ БИЛО ИЗРАЗНИ ИЛИ ИМПЛИЦИРАНИ, ПИСМЕНИ ИЛИ УСНИ, ЗАКОНСКИ ИЛИ ПОинаку, ПОВРЗАНИ СО ИНФОРМАЦИИТЕ ВКЛУЧУВАЈТЕ НО НЕ ОГРАНИЧЕНИ НА ОГРАНИЧЕНО НЕПРЕКРШУВАЊЕ, ПРОДАЖБА И СООДВЕТНОСТ ЗА ПОСЕДНА ЦЕЛ ИЛИ ГАРАНЦИИ ПОВРЗАНИ СО НЕГОВАТА СОСТОЈБА, КВАЛИТЕТ ИЛИ ИЗВЕДБА.
ВО НИКОЈ СЛУЧАЈ МИКРОЧИПОТ НЕМА ДА СЕ ОДГОВАРА ЗА НИКАКВА ИНДИРЕКТНА, ПОСЕБНА, КАЗНЕТНА, ИНЦИДЕНТАЛНА ИЛИ СОСЕДНИЧКА ЗАГУБА, ШТЕТА, ТРОШОЦА ИЛИ ТРОШОВИ ОД БИЛО БИЛО ПОВРЗАН СО НАС, НИЕ ЗА НИЕ, ДУРИ И ДА Е СОВЕТЕН МИКРОЧИП ЗА МОЖНОСТА ИЛИ ШТЕТИТЕ СЕ ПРЕДВИДЕЛИ. ВО ЦЕЛОСНИОТ СТЕМЕН ДОЗВОЛЕН СО ЗАКОН, ВКУПНАТА ОДГОВОРНОСТ НА МИКРОЧИПОТ ЗА СИТЕ ПОБАРУВАЊА НА КАКОВ НАЧИН ПОВРЗАНИ СО ИНФОРМАЦИИТЕ ИЛИ НЕГОВАТА УПОТРЕБА НЕМА ДА ЈА НАДМИНАТ ВИСИНАТА НА НАДОМЕСТОЦИ, АКО ГИ ПОСТОЈАТ ТОА ШТО ГИ ПЛАТУВААТ ИНФОРМАЦИИ.
Употребата на уредите со микрочип во апликациите за одржување во живот и/или за безбедност е целосно на ризик на купувачот, а купувачот се согласува да го брани, обештети и чува безопасниот Микрочип од сите штети, барања, тужби или трошоци кои произлегуваат од таквата употреба. Ниту една лиценца не се пренесува, имплицитно или на друг начин, според правата на интелектуална сопственост на Микрочип, освен ако не е поинаку наведено.

Функција за заштита на код на уреди со микрочип
Забележете ги следните детали за функцијата за заштита на кодот на производите на Microchip:

• Производите со микрочип ги исполнуваат спецификациите содржани во нивниот посебен лист со податоци за микрочипови.
• Микрочип верува дека неговата фамилија на производи е безбедна кога се користи на предвидениот начин, во рамките на работните спецификации и под нормални услови.
• Микрочипот ги вреднува и агресивно ги штити своите права на интелектуална сопственост. Обидите да се прекршат карактеристиките за заштита на кодот на производите на Микрочип се строго забранети и може да го прекршат Законот за авторски права на дигиталниот милениум.
• Ниту Microchip ниту кој било друг производител на полупроводници не може да ја гарантира безбедноста на неговиот код. Заштитата на кодот не значи дека гарантираме дека производот е „нескршлив“.
  Заштитата на кодот постојано се развива. Микрочип е посветен на континуирано подобрување на карактеристиките за заштита на кодот на нашите производи.

 Забелешка за апликација
© 2025 Microchip Technology Inc. и нејзините подружници
DS00005978A -

Документи / ресурси

Комплет за прскање FPGA со микрочип AN5978 Polar Fire [pdf] Упатство за корисникот AN5978 Polar Fire FPGA Splash Kit, AN5978, Polar Fire FPGA Splash Kit, Fire FPGA Splash Kit, FPGA Splash Kit, Splash Kit

Референци

• Упатство за употреба