Микропроцесори на RENESAS RZ-T серијата 32-битни гранки со висока класа MPU
Сите информации содржани во овие материјали, вклучувајќи ги производите и спецификациите на производот, претставуваат информации за производот во моментот на објавување и се предмет на промена од страна на Renesas Electronics Corp. без најава. Ве молиме повторноview најновите информации објавени од Renesas Electronics Corp. преку различни средства, вклучително и Renesas Electronics Corp. webсајт (http://www.renesas.com).
Забележете
- Описите на кола, софтверот и другите поврзани информации во овој документ се дадени само за да се илустрира работата на полупроводничките производи и примената на пр.ampлес. Вие сте целосно одговорни за вградувањето или која било друга употреба на кола, софтвер и информации во дизајнот на вашиот производ или систем. Ренесас Електроникс се оградува од секаква одговорност за какви било загуби и штети настанати од вас или од трети страни кои произлегуваат од употребата на овие кола, софтвер или информации.
- Ренесас Електроникс со ова изрично се отфрла од каква било гаранција и одговорност за прекршување или какви било други побарувања кои вклучуваат патенти, авторски права или други права на интелектуална сопственост на трети страни, со или кои произлегуваат од употребата на производите на Renesas Electronics или техничките информации опишани во овој документ, вклучувајќи: не ограничувајќи се на, податоците за производот, цртежите, графиконите, програмите, алгоритмите и апликацијата прampлес
- Ниту една лиценца, експлицитна, имплицитна или на друг начин, не се доделува со никакви патенти, авторски права или други права на интелектуална сопственост на Renesas Electronics или други.
- Вие ќе бидете одговорни за одредување кои лиценци се бараат од трети страни и за добивање такви лиценци за законски увоз, извоз, производство, продажба, користење, дистрибуција или друго отстранување на какви било производи што содржат производи на Renesas Electronics, доколку е потребно.
- Не смеете да менувате, менувате, копирате или менувате инженеринг кој било производ на Renesas Electronics, без разлика дали е целосно или делумно. Ренесас Електроникс отфрла секаква одговорност за какви било загуби или штети настанати од вас или од трети страни кои произлегуваат од таквата промена, модификација, копирање или обратно инженерство.
- Производите на Ренесас Електроникс се класифицирани според следните две оценки за квалитет: „Стандард“ и „Висок квалитет“. Предвидените апликации за секој производ на Renesas Electronics зависат од квалитетот на производот, како што е наведено подолу. „Стандард“: Компјутери; канцелариска опрема; комуникациска опрема; опрема за тестирање и мерење; аудио и визуелна опрема; домашни електронски апарати; машински алати; лична електронска опрема; индустриски роботи; итн. „Висок квалитет“: Транспортна опрема (автомобили, возови, бродови, итн.); контрола на сообраќајот (семафори); голема комуникациска опрема; клучни финансиски терминални системи; безбедносна опрема за контрола; Освен ако не се изрично назначени како производ со висока доверливост или производ за сурови средини во лист со податоци на Renesas Electronics или друг документ на Renesas Electronics, производите на Renesas Electronics не се наменети или овластени за употреба во производи или системи кои можат да претставуваат директна закана за човечки живот или телесна повреда (вештачки уреди за поддршка на животот или системи; системи за контрола на нуклеарната енергија на авионите; Ренесас Електроникс се оградува од секаква одговорност за какви било штети или загуби настанати од вас или кои било трети страни кои произлегуваат од употребата на кој било производ на Ренесас Електроникс што не е во согласност со кој било лист со податоци на Ренесас Електроникс, прирачник за корисникот или друг документ на Ренесас Електроникс.
- Ниту еден полупроводнички производ не е апсолутно безбеден. Без оглед на какви било безбедносни мерки или карактеристики што може да се имплементираат во хардверските или софтверските производи на Renesas Electronics, Renesas Electronics нема апсолутно никаква одговорност што произлегува од каква било ранливост или прекршување на безбедноста, вклучувајќи, но не ограничувајќи се на каков било неовластен пристап или употреба на производ на Renesas Electronics или систем што користи производ на Renesas Electronics. RENESAS ELECTRONICS НЕ ГАРАНТИРА ИЛИ ГАРАНТИРА ДЕКА ПРОИЗВОДИТЕ НА RENESAS ELECTRONICS, ИЛИ КОЈ СИСТЕМ СОЗДАДЕН СО КОРИСТЕЊЕ НА ПРОИЗВОДИ на RENESAS ELECTRONICS, ЌЕ БИДАТ НЕПРАВЛИВИ ИЛИ БЕСПЛАТНИ ОД НЕПОРАЗ, ХАКИРАЊЕ, ГУБЕЊЕ ИЛИ КРАЖБА НА ПОДАТОЦИ ИЛИ ДРУГ НАВЕДУВАЊЕ НА БЕЗБЕДНОСНИОТ („Прашања со ранливост“). RENESAS ELECTRONICS ОДГОВАРА СЕКАКВА И СЕКАКВА ОДГОВОРНОСТ ИЛИ ОДГОВОРНОСТ ШТО ПРОИЗЛЕГУВА ОД ИЛИ ПОВРЗАНИ СО СЕКОЈА ПРАШАЊА СО РАНЛИВОСТ. ПОНАТАМУ, ДО СТЕПЕН КОЈ ДОЗВОЛУВА СО ВАЖЕЛНИОТ ЗАКОН, РЕНЕСАС ЕЛЕКТРОНИКС ОДГОВАРА СЕКОЈА И СИТЕ ГАРАНЦИИ, ИЗРВИ И ИМПЛИЦИРАНИ, ВО ОДНОС НА ОВОЈ ДОКУМЕНТ И СЕКОЈА ПОВРЗАНА ИЛИ КОМПРЕДОСТ, ВКЛУЧУВАЈЌИ, НО НЕ ОГРАНИЧЕНИ НА ИМПЛИЦИРАНИТЕ ГАРАНЦИИ ЗА КОРИСТЕЊЕ ИЛИ СООДВЕТНОСТ ЗА ПОСЕБНИ ЦЕЛИ.
- Кога користите производи на Renesas Electronics, погледнете ги најновите информации за производот (листови со податоци, прирачници за корисникот, белешки за апликации, „Општи белешки за ракување и користење на полупроводнички уреди“ во прирачникот за доверливост итн.) и уверете се дека условите за користење се во опсегот специфицирано од Renesas Electronics во однос на максималните оценки, оперативно напојување voltagопсег, карактеристики на дисипација на топлина, инсталација, итн. Renesas Electronics отфрла секаква одговорност за какви било дефекти, дефекти или незгоди кои произлегуваат од употребата на производите на Renesas Electronics надвор од таквите наведени опсези.
- Иако Ренесас Електроникс се труди да го подобри квалитетот и доверливоста на производите на Ренесас Електроникс, полупроводничките производи имаат специфични карактеристики, како што се појава на дефект со одредена брзина и дефекти при одредени услови на употреба. Освен ако не се назначени како производ со висока доверливост или производ за сурови средини во лист со податоци на Renesas Electronics или друг документ на Renesas Electronics, производите на Renesas Electronics не подлежат на дизајн на отпорност на радијација. Вие сте одговорни за спроведување на безбедносни мерки за заштита од можноста за телесни повреди, повреди или оштетувања предизвикани од пожар и/или опасност за јавноста во случај на дефект или неисправност на производите на Renesas Electronics, како што е безбедносен дизајн за хардвер и софтвер, вклучувајќи, но не ограничувајќи се на вишок, контрола на пожари и спречување на дефекти, соодветен третман за деградација на стареењето или какви било други соодветни мерки. Бидејќи само проценката на софтверот за микрокомпјутер е многу тешка и непрактична, вие сте одговорни за проценка на безбедноста на финалните производи или системи произведени од вас.
- Ве молиме контактирајте со продажната канцеларија на Renesas Electronics за детали за еколошки прашања како што е еколошката компатибилност на секој производ на Renesas Electronics. Вие сте одговорни за внимателно и доволно истражување на важечките закони и прописи кои го регулираат вклучувањето или употребата на контролирани супстанции, вклучително без ограничување, директивата RoHS на ЕУ и користењето на производите на Renesas Electronics во согласност со сите овие важечки закони и прописи. Ренесас Електроникс се оградува од секаква одговорност за штети или загуби настанати како резултат на вашата непочитување на важечките закони и прописи.
- Производите и технологиите на Renesas Electronics нема да се користат ниту да се вградуваат во какви било производи или системи чие производство, употреба или продажба е забрането според важечките домашни или странски закони или прописи. Ќе се придржувате до сите важечки закони и прописи за контрола на извозот објавени и администрирани од владите на која било земја која тврди дека има јурисдикција над страните или трансакциите.
- Одговорност е на купувачот или дистрибутерот на производите на Renesas Electronics, или на која било друга страна која дистрибуира, располага или на друг начин го продава или пренесува производот на трето лице, однапред да ја извести третата страна за содржината и условите наведени. во овој документ.
- Овој документ нема да се препечатува, репродуцира или дуплира во каква било форма, целосно или делумно, без претходна писмена согласност од Renesas Electronics.
- Ве молиме контактирајте со продажната канцеларија на Renesas Electronics доколку имате какви било прашања во врска со информациите содржани во овој документ или производите на Renesas Electronics.
- (Забелешка 1) „Renesas Electronics“, како што се користи во овој документ, ја означува корпорацијата Renesas Electronics и исто така ги вклучува нејзините директно или индиректно контролирани подружници.
- (Забелешка 2) „Производ(и) на Renesas Electronics“ значи кој било производ развиен или произведен од или за Renesas Electronics.
Корпоративното седиште
TOYOSU FORESIA, 3-2-24 Toyosu, Koto-ku, Tokyo 135-0061, Japan www.renesas.com
Заштитни знаци
Renesas и логото Renesas се заштитни знаци на Renesas Electronics Corporation. Сите трговски марки и регистрирани трговски марки се сопственост на нивните соодветни сопственици.
Информации за контакт
За повеќе информации за производ, технологија, најсовремена верзија на документ или најблиската продажна канцеларија, посетете ја:. www.renesas.com/contact/
Општи мерки на претпазливост при ракување со производи од единица за микропроцесирање и микроконтролер
Следниве белешки за употреба се применливи за сите производи за микропроцесирање и единици за микроконтролер од Renesas. За детални белешки за употреба на производите опфатени со овој документ, погледнете ги соодветните делови од документот, како и сите технички ажурирања што се издадени за производите.
- Мерки на претпазливост против електростатско празнење (ESD) Силно електрично поле, кога е изложено на CMOS уред, може да предизвика уништување на оксидот на портата и на крајот да ја влоши работата на уредот. Мора да се преземат чекори за да се запре производството на статички електрицитет колку што е можно повеќе и брзо да се расипе кога ќе се појави. Контролата на животната средина мора да биде соодветна. Кога е сув, треба да се користи овлажнител. Ова се препорачува за да се избегне користење на изолатори кои лесно можат да создадат статички електрицитет. Полупроводничките уреди мора да се складираат и транспортираат во антистатички контејнер, статична заштитна кеса или проводен материјал. Сите алатки за тестирање и мерење, вклучувајќи ги работните клупи и подот, мора да бидат заземјени. Исто така, операторот мора да се заземји со помош на ремен за зглоб. Полупроводничките уреди не смеат да се допираат со голи раце. Слични мерки на претпазливост мора да се преземат за печатени кола со монтирани полупроводнички уреди.
- Обработка при вклучување Состојбата на производот е недефинирана во моментот кога се напојува. Состојбите на внатрешните кола во LSI се неодредени, а состојбите на поставките на регистарот и пиновите се недефинирани во моментот кога се напојува. Во готов производ каде што сигналот за ресетирање се применува на надворешната игла за ресетирање, состојбите на пиновите не се гарантирани од моментот кога ќе се напојува до завршување на процесот на ресетирање. На сличен начин, состојбите на пиновите во производ што е ресетиран со функцијата за ресетирање на вклучување на чипот не се гарантирани од моментот кога се напојува додека напојувањето не го достигне нивото на кое е наведено ресетирањето.
- Внесување сигнал за време на состојба на исклучување Не внесувајте сигнали или напојување со повлекување I/O додека уредот е исклучен. Тековното вбризгување што произлегува од влезот на таков сигнал или напојувањето со повлекување на В/И може да предизвика дефект и абнормалната струја што минува во уредот во овој момент може да предизвика деградација на внатрешните елементи. Следете ги упатствата за влезниот сигнал за време на состојбата на исклучување, како што е опишано во документацијата за производот.
- Ракување со неискористени иглички Ракувајте со неискористените иглички во согласност со упатствата дадени за ракување со неискористените пинови во прирачникот. Влезните пинови на CMOS производите се генерално во состојба со висока импеданса. При работа со неискористен пин во состојба на отворено коло, се индуцира дополнителен електромагнетен шум во близина на LSI, поврзана пробивачка струја тече внатре и се појавуваат дефекти поради лажното препознавање на состојбата на пиновите кога станува возможен влезен сигнал.
- Сигнали на часовникот Откако ќе примените ресетирање, отпуштете ја линијата за ресетирање само откако сигналот за работниот часовник ќе стане стабилен. Кога го менувате сигналот на часовникот за време на извршувањето на програмата, почекајте додека не се стабилизира сигналот за целниот часовник. Кога сигналот на часовникот се генерира со надворешен резонатор или од надворешен осцилатор за време на ресетирањето, погрижете се линијата за ресетирање да се ослободи само по целосно стабилизирање на сигналот на часовникот. Дополнително, кога се префрлате на такт-сигнал произведен со надворешен резонатор или од надворешен осцилатор додека извршувањето на програмата е во тек, почекајте додека целниот такт сигнал не биде стабилен.
- Voltage апликација брановидна форма на влезен пин Дисторзијата на брановата форма поради влезен шум или рефлектираниот бран може да предизвика дефект. Ако влезот на CMOS уредот остане во областа помеѓу VIL (макс.) и VIH (мин.) поради бучава, на пр.ampле, уредот може да не функционира. Внимавајте да спречите брборење да влезе во уредот кога нивото на влезот е фиксирано, а исто така и во преодниот период кога влезното ниво минува низ областа помеѓу VIL (макс.) и VIH (мин.).
- 7. Забрана за пристап до резервирани адреси
Пристапот до резервирани адреси е забранет. Резервираните адреси се обезбедени за можно идно проширување на функциите. Не пристапувајте до овие адреси бидејќи правилното функционирање на LSI не е гарантирано. - Разлики помеѓу производите Пред промена од еден производ на друг, на прampле, на производ со различен број на дел, потврдете дека промената нема да доведе до проблеми. Карактеристиките на микропроцесорската единица или производите на единицата на микроконтролерот во истата група, но со различен број на дел може да се разликуваат во однос на капацитетот на внатрешната меморија, шемата на распоред и други фактори, што може да влијае на опсегот на електричните карактеристики, како што се карактеристичните вредности, работните маргини, имунитетот на бучава и количината на зрачениот шум. Кога се менувате на производ со различен број на дел, спроведете системски тест за евалуација за дадениот производ.
Во текот наview
Овој водич обезбедува метод на дизајнирање на ПХБ што ги зема предвид исполнувањата на ставките за верификација во „Водич за верификација на ПХБ на групите RZ/T2H и RZ/N2H за LPDDR4“ (R01AN7260EJ****). Renesas обезбедува референтен дизајн на LPDDR4, кој е целосно потврден според водичот за верификација. Структурите и топологиите на ПХБ што се користат во ова упатство се однесуваат на референтниот дизајн. Можете да го копирате распоредот на ПХБ на референтниот дизајн. Сепак, сите ставки за верификација наведени во упатството за верификација треба да се проверат преку SI и PDN симулации, во основа, дури и ако сте ги копирале податоците. Следниве документи се однесуваат на овие LSI. Погрижете се да се повикате на најновите верзии на овие документи. Последните четири цифри од бројот на документот (опишан како ****) ги означуваат информациите за верзијата на секој документ. Најновите верзии на наведените документи се добиени од Renesas Electronics Web сајт.
Список на референтни документи
| Тип на документ | Опис | Наслов на документот | Документ бр. |
| Упатство за употреба за Хардвер | Хардверски спецификации (назначувања на пиновите, спецификации на периферни функции, електрични карактеристики, табели за тајминг) и опис на операцијата | Упатство за употреба на групите RZ/T2H и RZ/N2H: Хардвер | R01UH1039EJ**** |
| Забелешка за апликација | Водич за проверка на ПХБ за LPDDR4 | Водич за верификација на ПХБ на групите RZ/T2H и RZ/N2H за LPDDR4 | R01AN7260EJ**** |
Основни информации
Структура на ПХБ
Овој водич е за 8-слојна табла со проодни отвори. Сигналот за доделување на секој слој или моќноста (GND) за 8-слојна плоча е прикажан на слика 2.1, нумеричката вредност за секој слој ја покажува нејзината дебелина.
- 8-слој преку дупка
- Основен материјал: FR-4
- [Диелектрична константа: Релативна пропустливост / Тангента на загуба]
- Отпор на лемење (SR): 3.7/0.017 (за 1GHz)
- Prepreg (PP) 0.08 mm: 4.2/0.012 (за 1GHz)
- Prepreg (PP) 0.21 mm: 4.6/0.010 (за 1GHz)
- Јадро: 4.6/0.010 (за 1GHz)
Правила за дизајн
- Спецификации на VIA
- VIA дијаметар: 0.25 mm
- Дијаметар на површина: 0.5 mm
- Дијаметар на земјиште на внатрешен слој: 0.5 mm
- Дијаметар на клиренс на внатрешен слој: 0.7 mm
- VIA центар – VIA центар: 0.8mm (LSI)
- VIA land – VIA land: 0.3mm (LSI)
- VIA центар – VIA центар: 0.65 mm (DRAM)
- VIA land – VIA land: 0.15mm (DRAM)
- Минимална ширина на трагата: 0.1мм
- Минимален простор
- Жици - Жици: 0.1 мм
- Жици - VIA: 0.1 mm
- Жици – BGA земјиште: 0.1mm
- VIA – BGA земјиште : 0.1mm
- Жици - отпорност на BGA: 0.05 mm
Нето замена
Ограничување на нето swap
Некои од надворешните пинови може да се заменат. Не се потребни поставки за регистар бидејќи алатката за генерирање параметри DDR (gen_tool) ја обезбедува поставката за замена. Што се однесува до деталите за вртењето на надворешните пинови, погледнете во „Прирачник за корисникот на групите RZ/T2H и RZ/N2H: Хардвер, 57.4.1 Надворешно вртење на пиновите“ (R01UH1039EJ****) и алатката за генерирање параметри DDR.
Example of swizzling за RZ/T2H
Табела 3.1 покажува прampЗавртувањето е поддржано од податоци за распоредот на ПХБ за референтен дизајн за RZ/T2H.
Табела 3.1 Прampмалку вртење за RZ/T2H (1 од 3)
| RZ/T2H | LPDDR4 | Забелешка | ||
| Пин бр | Име на сигналот | Пин бр | Име на сигналот | |
| K2 | DDR_DQA0 | F11 | DQA11 | － |
| K3 | DDR_DQA1 | F9 | DQA12 | － |
| K1 | DDR_DQA2 | Е11 | DQA10 | － |
| K4 | DDR_DQA3 | E9 | DQA13 | － |
| J1 | DDR_DQA4 | C9 | DQA14 | － |
| H2 | DDR_DQA5 | B9 | DQA15 | － |
| H1 | DDR_DQA6 | C11 | DQA9 | － |
| J4 | DDR_DQA7 | B11 | DQA8 | － |
| F2 | DDR_DQA8 | B4 | DQA7 | － |
| E2 | DDR_DQA9 | C2 | DQA1 | － |
| G3 | DDR_DQA10 | C4 | DQA6 | － |
| F3 | DDR_DQA11 | E2 | DQA2 | － |
| E1 | DDR_DQA12 | F2 | DQA3 | － |
| E4 | DDR_DQA13 | B2 | DQA0 | － |
| F4 | DDR_DQA14 | F4 | DQA4 | － |
| G1 | DDR_DQA15 | E4 | DQA5 | － |
| J3 | DDR_DMIA0 | C10 | DMIA1 | － |
| G4 | DDR_DMIA1 | C3 | DMIA0 | － |
| K5 | DDR_DQSA_T0 | D10 | DQSA_T1 | － |
| G5 | DDR_DQSA_T1 | D3 | DQSA_T0 | － |
| J5 | DDR_DQSA_C0 | Е10 | DQSA_C1 | － |
| F5 | DDR_DQSA_C1 | E3 | DQSA_C0 | － |
Exampмалку вртење за RZ/T2H (2 од 3)
| RZ/T2H | LPDDR4 | Забелешка | ||
| Пин бр | Име на сигналот | Пин бр | Име на сигналот | |
| U4 | DDR_DQB0 | U9 | DQB12 | － |
| V2 | DDR_DQB1 | V9 | DQB13 | － |
| V1 | DDR_DQB2 | U11 | DQB11 | － |
| V4 | DDR_DQB3 | Y9 | DQB14 | － |
| W2 | DDR_DQB4 | V11 | DQB10 | － |
| Y3 | DDR_DQB5 | AA11 | DQB8 | － |
| Y1 | DDR_DQB6 | AA9 | DQB15 | － |
| W3 | DDR_DQB7 | Y11 | DQB9 | － |
| AA1 | DDR_DQB8 | V4 | DQB5 | － |
| AB2 | DDR_DQB9 | Y2 | DQB1 | － |
| AB4 | DDR_DQB10 | AA2 | DQB0 | － |
| AC4 | DDR_DQB11 | AA4 | DQB7 | － |
| AC1 | DDR_DQB12 | U2 | DQB3 | － |
| AC3 | DDR_DQB13 | V2 | DQB2 | － |
| AB1 | DDR_DQB14 | Y4 | DQB6 | － |
| AA3 | DDR_DQB15 | U4 | DQB4 | － |
| W4 | DDR_DMIB0 | Y10 | DMIB1 | － |
| AB3 | DDR_DMIB1 | Y3 | DMIB0 | － |
| V5 | DDR_DQSB_T0 | W10 | DQSB_T1 | － |
| AA5 | DDR_DQSB_T1 | W3 | DQSB_T0 | － |
| W5 | DDR_DQSB_C0 | V10 | DQSB_C1 | － |
| AB5 | DDR_DQSB_C1 | V3 | DQSB_C0 | － |
Exampмалку вртење за RZ/T2H (3 од 3)
| RZ/T2H | LPDDR4 | Забелешка | ||
| Пин бр | Име на сигналот | Пин бр | Име на сигналот | |
| N1 | DDR_CKA_T | J8 | CKA_T | Нема премапирање |
| M1 | DDR_CKA_C | J9 | CKA_C | Нема премапирање |
| M6 | DDR_CKEA0 | J4 | CKEA0 | Нема премапирање |
| L6 | DDR_CKEA1 | J5 | CKEA1 | Нема премапирање |
| M4 | DDR_CSA0 | H4 | CSA0 | Нема премапирање |
| M5 | DDR_CSA1 | H3 | CSA1 | Нема премапирање |
| P4 | DDR_CAA0 | H11 | CAA4 | － |
| L2 | DDR_CAA1 | H2 | CAA0 | － |
| N3 | DDR_CAA2 | H9 | CAA2 | － |
| M2 | DDR_CAA3 | J2 | CAA1 | － |
| M3 | DDR_CAA4 | H10 | CAA3 | － |
| N5 | DDR_CAA5 | J11 | CAA5 | － |
| R1 | DDR_CKB_T | P8 | CKB_T | Нема премапирање |
| T1 | DDR_CKB_C | P9 | CKB_C | Нема премапирање |
| R2 | DDR_CKEB0 | P4 | CKEB0 | Нема премапирање |
| P2 | DDR_CKEB1 | P5 | CKEB1 | Нема премапирање |
| T6 | DDR_CSB0 | R4 | CSB0 | Нема премапирање |
| U6 | DDR_CSB1 | R3 | CSB1 | Нема премапирање |
| P3 | DDR_CAB0 | R9 | CAB2 | － |
| T2 | DDR_CAB1 | R2 | CAB0 | － |
| T4 | DDR_CAB2 | R10 | CAB3 | － |
| U1 | DDR_CAB3 | R11 | CAB4 | － |
| U3 | DDR_CAB4 | P11 | CAB5 | － |
| T5 | DDR_CAB5 | P2 | CAB1 | － |
| P7 | DDR_RESET_N | Т11 | RESET_N | Нема премапирање |
| R8 | DDR_ZN | － | － | Нема премапирање |
| R7 | DDR_DTEST | － | － | Нема премапирање |
| P8 | DDR_ATEST | － | － | Нема премапирање |
Заеднички упатства
Поставување на компоненти
Слика 4.1 ги прикажува претпоставките за поставување на компонентите, U1 означува LSI и M1 покажува DRAM.
- Случај 2RANK: Ставете ги U1 и M1 на L1.
IO Упатство за распоред за напојување
Напојувањето IO (DDR_VDDQ) треба да се формира на L6 како рамнина и треба да биде доволно големо за да ги покрие сите траги на сигналот и DRAM. Како што е прикажано на слика 4.2, поставете по една VIA за секои една или две рампа на IO напојувањето во близина на LSI и поставете кондензатор по број на VIA. Користете GND PAD-и во близина на DDR_VDDQ поставете VIA за GND користејќи го истото правило. За да го скратите тековниот повратен пат за IO напојувањето, размислете да поставите кондензатори со најкраток можен траг до IO напојувањето и GND. Потврдете го распоредот користејќи PDN анализа и проверете дали резултатите ги задоволуваат спецификациите опишани во упатството за верификација.
Топологија
Што се однесува до деталите за искривување помеѓу жиците за секој сигнал, погледнете во „Водич за верификација на ПХБ на групите RZ/T2H и RZ/N2H за LPDDR4, 4.1.1 Ограничувања за искривување“ (R01AN7260EJ****). Конфигурацијата на ПХБ на референтниот дизајн е прикажана подолу.
Топологија RZ/T2H
- Системски РАНГ: Двојно
- LPDDR4 SDRAM: 64 GB
- Целен уред: MT53E2G32D4DE-046 AIT:C (Z42N QDP)
- ПХБ: 8 слоја / Еден до еден / Монтирање на врвот
ПХБ конфигурација
Табелата 5.1 го прикажува препорачаното поставување на IO. Употребени податоци за распоредот на ПХБ за референтен дизајн 2Rank за DRAM модел.
Табела 5.1 Препорачана поставка за IO
| Сигнал | LSI | DRAM | Dampотпорност | Број на ранг | ||
| Поставување на возачот | ODT | Поставување на возачот | ODT | |||
| CLK | 60Ω | － | － | 60Ω | － | 1 |
| 60Ω (страна од ранг 0) ИСКЛУЧЕНО (страна од ранг 1) | 2 | |||||
| CA | 60Ω | － | － | 60Ω | － | 1 |
| 60Ω (страна од ранг 0) ИСКЛУЧЕНО (страна од ранг 1) | 2 | |||||
| CS | 60Ω | － | － | 60Ω | － | 1, 2 |
| CKE | ФИКСИРАНА | － | － | － | 22Ω | 1, 2 |
| РЕСЕТИРАЈ | ФИКСИРАНА | － | － | － | － | 1, 2 |
| DQ, DQS
(Напиши) |
40Ω | ИСКЛУЧЕНО | ИСКЛУЧЕНО | 40Ω | － | 1 |
| 40Ω (страна за пристап) ИСКЛУЧЕНО (страна без пристап) | 2 | |||||
| DQ, DQS
(Прочитај) |
ИСКЛУЧЕНО | 40Ω | RONPD = 40Ω LSI ODT = 40Ω VOH = VDDQ / 3 | ИСКЛУЧЕНО | － | 1 |
| ИСКЛУЧЕНО (страна на пристап) ИСКЛУЧЕНО (страна без пристап) | 2 | |||||
CLK топологија
Слика 5.2 ја прикажува CLK топологијата. L1 ги означува слоевите во трага, a0 до a0# ја означува должината на трагата. Импедансата на непарниот режим (Zodd) е еднаква на Zdiff/2. Трагите на часовникот Zodd треба да бидат 40Ω±10%. Дизајнирајте го часовникот според топологијата опишана на оваа слика.
- CLK паровите треба да бидат со еднаква должина. → a0=a0#
- Чувајте 0.25 mm или повеќе помеѓу другите траги на сигналот.
- Потврдете го распоредот користејќи SI симулација и проверете го неговиот резултат за да ги задоволите ограничувањата за времето и брановата форма во водичот за верификација. (Задолжително).
CA топологија
Слика 5.3 ја прикажува CA топологијата. L1, L3 и L8 ги означуваат слоевите во трага, а0 до c2 ја означуваат должината на трагата. “ 
" се VIA. Сигналите за адреси и команди се со еден крај, а нивната импеданса (Z0) треба да биде 50Ω±10%. Дизајнирајте ги адресите и командните сигнали според топологијата опишана на оваа слика.
- Потврдете го распоредот користејќи SI симулација и проверете го неговиот резултат за да ги задоволите ограничувањата за времето и брановата форма во водичот за верификација. (Задолжително)
CTRL топологија
Слика 5.4 ја прикажува CTRL топологијата. L1, L3 и L8 ги означуваат слоевите во трага, а0 до c3 ја означуваат должината на трагата. “ Контролните сигнали се со еден крај, а нивната импеданса (Z0) треба да биде 50Ω±10%.
- Потврдете го распоредот користејќи SI симулација и проверете го неговиот резултат за да ги задоволите ограничувањата за времето и брановата форма во водичот за верификација. (Задолжително)
RESET топологија
Слика 5.5 ја прикажува RESET топологијата. L1 и L3 означуваат слоеви во трага, а0 до a2 ја означуваат должината на трагата. “ " се VIA. Сигналот за ресетирање е со еден крај, а неговите импеданси (Z0) треба да бидат 50Ω±10%.
- Потврдете го распоредот користејќи SI симулација и проверете го неговиот резултат за да ги задоволите ограничувањата за времето и брановата форма во водичот за верификација. (Задолжително)
DQS/DQ топологија
Слика 5.6 и слика 5.7 ја прикажуваат топологијата DQS/DQ. L1, L3 и L8 на сликата подолу ги означуваат слоевите во трага, а0 до b2 ја означуваат должината на трагата. „“ се VIA. Zodd за DQS и DQS# трагите треба да бидат 40Ω±10%. Z0 за DQ и DM треба да биде 45Ω±10%. Дизајнирајте го DQS следејќи ја топологијата опишана на оваа слика.
- DQS паровите треба да бидат со еднаква должина. → a0=a0#
- Чувајте 0.25 mm или повеќе помеѓу другите траги на сигналот.
- Потврдете го распоредот користејќи SI симулација и проверете го неговиот резултат за да ги задоволите ограничувањата за времето и брановата форма во водичот за верификација. (Задолжително)
Целни сигнали: DDR_DMIA[0:1], DDR_DQA[0:15],DDR_DMIB[0:1],DDR_DQB_[0:15]
Ракување со други пинови
Ракувањето со други пинови е како што следува.
- DDR_ZN: Надворешниот отпорник од 120 (±1%) Ω мора да биде поврзан помеѓу DDR_ZN и VSS (GND).
- DDR_DTEST, DDR_ATEST: чувајте ги овие иглички отворени.
|
Св. |
Датум |
Опис | |
| Страница | Резиме | ||
| 0.70 | 26 март 2024 година | ¾ | Издадено прво прелиминарно издание |
| 1.00 | 30 септември 2024 година | 5 | 1 Надview: Опис за референтен дизајн, додаден. |
| 8 | 3.1 Ограничување за нето замена: додаден е опис на алатката за генерирање на параметри DDR. | ||
Водич за дизајн на ПХБ на групи RZ/T2H и RZ/N2H за LPDDR4
- Датум на објавување: Rev.0.70 26 март 2024 година Rev.1.00 30 септември 2024 г.
- Објавено од: Корпорација Ренесас Електроникс
Најчесто поставувани прашања
П: Може ли да го репродуцирам или дупликам овој документ?
О: Не, овој документ не може да се печати, репродуцира или дуплира без претходна писмена согласност од Renesas Electronics.
П: Како можам да добијам повеќе информации за производите на Renesas Electronics?
О: За дополнителни прашања, ве молиме контактирајте со продажната канцеларија на Renesas Electronics.
Документи / ресурси
 |
Микропроцесори на RENESAS RZ-T серијата 32-битни гранки со висока класа MPU [pdf] Упатство за сопственикот RZ-T серија, RZ-T серија 32-битни MPU-и со висока класа Микропроцесори, 32-битни MPU-и со висока класа Микропроцесори, MPU-и со висока класа Микропроцесори, микропроцесори |