Упатство за употреба на Microsemi SmartFusion2 FPGA Fabric DDR контролер за конфигурација
Вовед
SmartFusion2 FPGA има два вградени DDR контролери - едниот достапен преку MSS (MDDR) и другиот наменет за директен пристап од FPGA Fabric (FDDR). MDDR и FDDR ги контролираат DDR-мемориите надвор од чипот.
За целосно да го конфигурирате контролерот Fabric DDR, мора:
- Користете го конфигураторот на DDR контролер за надворешна меморија на Fabric за да го конфигурирате DDR контролерот, да го изберете неговиот интерфејс на магистралата за патека на податоци (AXI или AHBLite) и да ја изберете фреквенцијата на часовникот DDR, како и фреквенцијата на часовникот на патеката на податоци на ткаенината.
- Поставете ги вредностите на регистерот за регистрите на контролорот DDR да одговараат на карактеристиките на вашата надворешна DDR меморија.
- Инстанцирајте го Fabric DDR како дел од корисничка апликација и направете поврзување на патеката за податоци.
- Поврзете го APB конфигурацискиот интерфејс на DDR контролерот како што е дефинирано во решението за периферна иницијализација.
Конфигуратор на DDR контролер за надворешна меморија на ткаенина
Конфигураторот DDR за надворешна меморија на Fabric (FDDR) се користи за конфигурирање на целокупната патека за податоци и надворешните параметри на DDR меморија за Fabric DDR контролерот.
Слика 1-1 • Конфигуратор FDDR е завршенview
Поставки за меморија
Користете ги поставките за меморија за да ги конфигурирате опциите за меморија во MDDR.
- Тип на меморија – LPDDR, DDR2 или DDR3
- Ширина на податоци – 32-битни, 16-битни или 8-битни
- Фреквенција на часовникот – Секоја вредност (децимална/фракционална) во опсег од 20 MHz до 333 MHz
- SECDED Овозможено ECC – ВКЛУЧЕНО или ИСКЛУЧЕНО
- Мапирање на адреса – {РЕД,БАНКА,КОЛУМНА},{БАНКА,РЕД,КОЛУМНА}
Поставки за интерфејс за ткаенина
Интерфејс за ткаенина FPGA – Ова е податочниот интерфејс помеѓу FDDR и FPGA дизајнот. Бидејќи FDDR е мемориски контролер, тој е наменет да биде роб на магистралата AXI или AHB. Господарот на магистралата иницира трансакции со магистрали, кои пак се толкуваат од FDDR како мемориски трансакции и се доставуваат до DDR меморијата надвор од чипот. Опциите за интерфејс за ткаенина FDDR се:
- Користење на интерфејс AXI-64 – Еден господар пристапува до FDDR преку 64-битен\ AXI интерфејс.
- Користење на единствен интерфејс AHB-32 – Еден господар пристапува до FDDR преку еден 32-битен AHB интерфејс.
- Користење на два интерфејси AHB-32 – Двајца господари пристапуваат до FDDR користејќи два 32-битни AHB интерфејси.
FPGA CLOCK Делител – Го одредува односот на фреквенцијата помеѓу часовникот на контролорот DDR (CLK_FDDR) и часовникот што го контролира интерфејсот на ткаенината (CLK_FIC64). Фреквенцијата CLK_FIC64 треба да биде еднаква на онаа на потсистемот AHB/AXI што е поврзан со интерфејсот на магистралата FDDR AHB/AXI. За прampако имате DDR RAM меморија што работи на 200 MHz и вашиот потсистем Fabric/AXI работи на 100 MHz, мора да изберете делител од 2 (слика 1-2).
Слика 1-2 • Поставки за интерфејс на ткаенина – Договор за делител на интерфејс AXI и FDDR часовник
Користете ткаенина PLL ЗАКЛУЧУВАЊЕ – Ако CLK_BASE се добива од Fabric CCC, можете да го поврзете излезот CCC LOCK од ткаенина со влезот FDDR FAB_PLL_LOCK. CLK_BASE не е стабилен додека не се заклучи Fabric CCC. Затоа, Microsemi препорачува да го држите FDDR во ресетирање (т.е. да го ставите влезот CORE_RESET_N) додека CLK_BASE не биде стабилен. Излезот LOCK на Fabric CCC покажува дека излезните часовници на Fabric CCC се стабилни. Со проверка на опцијата Use FAB_PLL_LOCK, можете да ја изложите влезната порта FAB_PLL_LOCK на FDDR. Потоа можете да го поврзете излезот LOCK од Fabric CCC со влезот FAB_PLL_LOCK на FDDR.
Јачина на погонот на IO
Изберете една од следниве јаки страни на погонот за вашите DDR I/O:
- Јачина на половина погон
- Целосна јачина на погонот
Во зависност од типот на вашата DDR меморија и јачината на I/O што ќе ја изберете, Libero SoC го поставува стандардот DDR I/O за вашиот FDDR систем на следниов начин:
| Тип на меморија DDR | Јачина на половина погон | Целосна јачина на погонот |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | ЛПДРИ | ЛПДРИИ |
Овозможи прекини
FDDR е способен да зголемува прекини кога се задоволени одредени однапред дефинирани услови. Проверете Овозможи прекини во конфигураторот FDDR ако сакате да ги користите овие прекини во вашата апликација.
Ова ги изложува сигналите за прекин на примерокот FDDR. Можете да ги поврзете овие сигнали за прекин како што бара вашиот дизајн. Достапни се следните сигнали за прекин и нивните предуслови:
- FIC_INT - Се создава кога има грешка во трансакцијата помеѓу Master и FDDR
- IO_CAL_INT - Ви овозможува да ги рекалибрирате DDR I/O со пишување во регистрите на DDR контролери преку конфигурацискиот интерфејс APB. Кога ќе заврши калибрацијата, овој прекин се зголемува. За детали за рекалибрацијата на В/И, погледнете во Упатството за корисници на Microsemi SmartFusion2.
- PLL_LOCK_INT - Покажува дека FDDR FPLL е заклучен
- PLL_LOCKLOST_INT - Покажува дека FDDR FPLL изгубил заклучување
- FDDR_ECC_INT - Покажува дека е откриена грешка со еден или два бита
Фреквенција на часовник од ткаенина
Пресметка на фреквенцијата на часовникот врз основа на вашата моментална фреквенција на часовникот и делител на CLOCK, прикажани во MHz.
Фреквенција на часовник на ткаенина (во MHz) = Фреквенција на часовник / CLOCK делител
Пропусен опсег на меморија
Пресметка на пропусниот опсег на меморија врз основа на вашата моментална вредност на фреквенцијата на часовникот во Mbps.
Пропусен опсег на меморија (во Mbps) = 2 * Фреквенција на часовник
Вкупен пропусен опсег
Пресметка на вкупната пропусност врз основа на вашата тековна фреквенција на часовник, ширина на податоци и делител CLOCK, во Mbps.
Вкупен пропусен опсег (во Mbps) = (2 * Фреквенција на часовник * Ширина на податоци) / делител CLOCK
Конфигурација на FDDR контролер
Кога користите Fabric DDR контролер за пристап до надворешна DDR меморија, DDR контролерот мора да се конфигурира при извршување. Ова се прави со запишување на конфигурациски податоци на посветени регистри за конфигурација на контролорот DDR. Овие податоци за конфигурација зависат од карактеристиките на надворешната DDR меморија и вашата апликација. Овој дел опишува како да ги внесете овие параметри за конфигурација во конфигураторот на контролорот FDDR и како се управуваат податоците за конфигурацијата како дел од целокупното решение за иницијализација на периферните средини. Видете во Упатството за употреба на периферна иницијализација за детални информации за решението за периферна иницијализација.
Фабрик DDR контролни регистри
Контролерот Fabric DDR има збир на регистри кои треба да се конфигурираат при извршување. Конфигурациските вредности за овие регистри претставуваат различни параметри (на прample, режим DDR, ширина на PHY, режим на рафал, ECC, итн.). За детали за конфигурациските регистри на контролерот DDR, погледнете во Упатството за корисникот Microsemi SmartFusion2.
Конфигурација на регистри на Fabric DDR
Користете ги табовите Иницијализација на меморијата (Слика 2-1) и Време на меморија (Слика 2-2) за да внесете параметри што одговараат на вашата DDR меморија и апликација. Вредностите што ги внесувате во овие јазичиња автоматски се преведуваат на соодветните вредности на регистарот. Кога ќе кликнете на одреден параметар, неговиот соодветен регистар е опишан во прозорецот за опис на регистарот (Слика 1-1 на страница 4).
Слика 2-1 • Конфигурација FDDR – Таб за иницијализација на меморијата
Слика 2-2 • Конфигурација FDDR – Таб
Увезување на DDR конфигурација Files
Покрај внесувањето на параметрите DDR Memory со помош на табовите Memory Initialization and Timeming, можете да увезете вредности на регистарот DDR од file. За да го направите тоа, кликнете на копчето Увези конфигурација и одете до текстот file кои содржат имиња и вредности на регистарот DDR. Слика 2-3 ја прикажува синтаксата на увозната конфигурација.
Слика 2-3 • Конфигурација на регистарот DDR File Синтакса
Забелешка: Ако изберете да увезете вредности на регистерот наместо да ги внесувате со помош на GUI, мора да ги наведете сите потребни вредности на регистарот. За детали, погледнете во Упатството за употреба SmartFusion2
Извезување на DDR конфигурација Files
Можете исто така да ги извезете тековните податоци за конфигурацијата на регистарот во текст file. Ова file ќе ги содржи вредностите на регистарот што сте ги увезле (доколку ги има), како и оние што биле пресметани од параметрите на GUI што сте ги внеле во овој дијалог прозорец.
Ако сакате да ги вратите промените што сте ги направиле во конфигурацијата на регистарот DDR, можете да го направите тоа со Restore Default. Ова ги брише сите податоци за конфигурацијата на регистарот и мора повторно да ги увезете или повторно да ги внесете овие податоци. Податоците се ресетираат на вредностите за ресетирање на хардверот.
Генерирани податоци
Кликнете OK за да ја генерирате конфигурацијата. Врз основа на вашиот внес во табовите Општо, Време на меморија и Иницијализација на меморијата, FDDR Configurator ги пресметува вредностите за сите конфигурациски регистри на DDR и ги извезува овие вредности во вашиот проект и симулација на фирмверот fileс. Извезените file синтаксата е прикажана на слика 2-4.
Слика 2-4 • Извезена конфигурација на регистарот DDR File Синтакса
Фирмвер
Кога ќе го генерирате SmartDesign, следново files се генерираат во директориумот /firmware/ drivers_config/sys_config. Овие files се потребни за правилно да се компајлира јадрото на фирмверот CMSIS и да содржи информации во врска со вашиот моментален дизајн, вклучувајќи податоци за периферната конфигурација и информации за конфигурацијата на часовникот за MSS. Не ги уредувајте овие files рачно, бидејќи тие се пресоздаваат секој пат кога ќе се регенерира вашиот root дизајн.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – податоци за конфигурација на MDDR.
- sys_config_fddr_define.h – податоци за конфигурација на FDDR.
- sys_config_mss_clocks.h – конфигурација на MSS часовници
Симулација
Кога ќе го генерирате SmartDesign поврзан со вашиот MSS, следнава симулација files се генерираат во директориумот /simulation:
- тест.bfm – BFM од највисоко ниво file што прво се извршува за време на која било симулација што го вежба процесорот SmartFusion2 MSS Cortex-M3. Ги извршува peripheral_init.bfm и user.bfm, по тој редослед.
- peripheral_init.bfm – Ја содржи процедурата BFM која ја емулира функцијата CMSIS::SystemInit() што се извршува на Cortex-M3 пред да влезете во процедурата main(). Ги копира податоците за конфигурацијата за која било периферна опрема што се користи во дизајнот во правилните регистри за периферна конфигурација и потоа чека сите периферни уреди да бидат подготвени пред да потврди дека корисникот може да ги користи овие периферни уреди.
- FDDR_init.bfm – Содржи наредби за пишување BFM кои симулираат запишување на податоците од конфигурацискиот регистар на Fabric DDR што сте ги внеле (со помош на полето за дијалог Уреди регистри) во регистрите на контролорот DDR.
- корисник.bfm – Наменет за кориснички команди. Можете да ја симулирате патеката на податоци со додавање на свои BFM команди во ова file. Команди во ова file ќе се изврши откако ќе заврши periferal_init.bfm.
Користење на files погоре, патеката за конфигурација се симулира автоматски. Треба само да го уредите user.bfm file да се симулира податочната патека. Не уредувајте ги тестовите test.bfm, peripheral_init.bfm или MDDR_init.bfm fileкако овие files се рекреираат секој пат кога ќе се регенерира вашиот root дизајн.
Патека за конфигурација на Fabric DDR
Решението за периферна иницијализација бара, покрај одредувањето на вредностите на конфигурацискиот регистар на Fabric DDR, да ја конфигурирате патеката за податоци за конфигурација APB во MSS (FIC_2). Функцијата SystemInit() ги запишува податоците во регистрите за конфигурација FDDR преку интерфејсот FIC_2 APB.
Забелешка: Ако користите System Builder, патеката за конфигурација се поставува и се поврзува автоматски.
Слика 2-5 • FIC_2 Конфигуратор надview
За да го конфигурирате интерфејсот FIC_2:
- Отворете го дијалогот за конфигуратор FIC_2 (Слика 2-5) од конфигураторот MSS.
- Изберете ја опцијата Иницијализирај периферни уреди користејќи Cortex-M3.
- Проверете дали е проверено MSS DDR, како и блоковите Fabric DDR/SERDES ако ги користите.
- Кликнете OK за да ги зачувате вашите поставки. Ова ги изложува конфигурациските порти FIC_2 (интерфејси со часовник, ресетирање и APB магистрала), како што е прикажано на Слика 2-6.
- Генерирајте го MSS. Пристаништата FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK и FIC_2_APB_M_RESET_N) сега се изложени на интерфејсот MSS и може да се поврзат со CoreSF2Config и CoreSF2Reset според спецификацијата на решението за периферна иницијализација
Слика 2-6 • Пристаништа FIC_2
Опис на пристаништето
Основни порти на FDDR
Табела 3-1 • Основни порти на FDDR
| Име на порта | Насока | Опис |
| CORE_RESET_N | IN | Ресетирање на контролорот FDDR |
| CLK_BASE | IN | Часовник за интерфејс на ткаенина FDDR |
| FPLL_LOCK | ИЗЛЕЗ | FDDR PLL Излез за заклучување – високо кога FDDR PLL е заклучен |
| CLK_BASE_PLL_LOCK | IN | Влез за заклучување на ткаенина PLL. Овој влез е изложен само кога е избрана опцијата Use FAB_PLL_LOCK. |
Прекини пристаништа
Оваа група на порти е изложена кога ќе ја изберете опцијата Овозможи прекини.
Табела 3-2 • Порти за прекини
| Име на порта | Насока | Опис |
| PLL_LOCK_INT | ИЗЛЕЗ | Потврдува кога FDDR PLL се заклучува. |
| PLL_LOCKLOST_INT | ИЗЛЕЗ | Потврдува кога заклучувањето FDDR PLL е изгубено. |
| ECC_INT | ИЗЛЕЗ | Потврдува кога се случува настан ECC. |
| IO_CALIB_INT | ИЗЛЕЗ | Потврдува кога калибрацијата В/И е завршена. |
| FIC_INT | ИЗЛЕЗ | Потврдува кога има грешка во протоколот AHB/AXI на интерфејсот Fabric. |
Конфигурациски интерфејс APB3
Табела 3-3 • Конфигурациски интерфејс APB3
| Име на порта | Насока | Опис |
| APB_S_PENABLE | IN | Овозможи Slave |
| APB_S_PSEL | IN | Изберете роб |
| APB_S_PWRITE | IN | Напиши Овозможи |
| APB_S_PADDR[10:2] | IN | Адреса |
| APB_S_PWDATA[15:0] | IN | Напишете податоци |
| APB_S_PREADY | ИЗЛЕЗ | Подготвен роб |
| APB_S_PSLVERR | ИЗЛЕЗ | Грешка на робот |
| APB_S_PRDATA[15:0] | ИЗЛЕЗ | Прочитајте податоци |
| APB_S_PRESET_N | IN | Ресетирање на робови |
| APB_S_PCLK | IN | Часовник |
Интерфејс DDR PHY
Табела 3-4 • Интерфејс DDR PHY
| Име на порта | Насока | Опис |
| FDDR_CAS_N | ИЗЛЕЗ | DRAM CASN |
| FDDR_CKE | ИЗЛЕЗ | DRAM CKE |
| FDDR_CLK | ИЗЛЕЗ | Часовник, P страна |
| FDDR_CLK_N | ИЗЛЕЗ | Часовник, N страна |
| FDDR_CS_N | ИЗЛЕЗ | DRAM CSN |
| FDDR_ODT | ИЗЛЕЗ | DRAM ODT |
| FDDR_RAS_N | ИЗЛЕЗ | DRAM RASN |
| FDDR_RESET_N | ИЗЛЕЗ | Ресетирање на DRAM за DDR3 |
| FDDR_WE_N | ИЗЛЕЗ | ДРАМ ВЕН |
| FDDR_ADDR[15:0] | ИЗЛЕЗ | Драм Адресни битови |
| FDDR_BA[2:0] | ИЗЛЕЗ | Адреса на Драм Банка |
| FDDR_DM_RDQS[4:0] | ВЛЕЗ | Драмски податоци маска |
| FDDR_DQS[4:0] | ВЛЕЗ | Влез/Излез со троба на податоци од драм – P страна |
| FDDR_DQS_N[4:0] | ВЛЕЗ | Влез/Излез со троба на податоци од драм – N страна |
| FDDR_DQ[35:0] | ВЛЕЗ | Влез/Излез на податоци DRAM |
| FDDR_FIFO_WE_IN[2:0] | IN | FIFO во сигналот |
| FDDR_FIFO_WE_OUT[2:0] | ИЗЛЕЗ | Сигнал за излез на FIFO |
| FDDR_DM_RDQS ([3:0]/[1:0]/[0]) | ВЛЕЗ | Драмски податоци маска |
| FDDR_DQS ([3:0]/[1:0]/[0]) | ВЛЕЗ | Влез/Излез со троба на податоци од драм – P страна |
| FDDR_DQS_N ([3:0]/[1:0]/[0]) | ВЛЕЗ | Влез/Излез со троба на податоци од драм – N страна |
| FDDR_DQ ([31:0]/[15:0]/[7:0]) | ВЛЕЗ | Влез/Излез на податоци DRAM |
| FDDR_DQS_TMATCH_0_IN | IN | FIFO во сигналот |
| FDDR_DQS_TMATCH_0_OUT | ИЗЛЕЗ | Сигнал за излез на FIFO |
| FDDR_DQS_TMATCH_1_IN | IN | FIFO во сигналот (само 32-битни) |
| FDDR_DQS_TMATCH_1_OUT | ИЗЛЕЗ | FIFO излез сигнал (само 32-битен) |
| FDDR_DM_RDQS_ECC | ВЛЕЗ | Драм ECC податоци маска |
| FDDR_DQS_ECC | ВЛЕЗ | Влез/Излез на Dram ECC Data Strobe – P страна |
| FDDR_DQS_ECC_N | ВЛЕЗ | Влез/Излез на Dram ECC Data Strobe – N страна |
| FDDR_DQ_ECC ([3:0]/[1:0]/[0]) | ВЛЕЗ | Влез/излез на податоци DRAM ECC |
| FDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO во сигналот |
| FDDR_DQS_TMATCH_ECC_OUT | ИЗЛЕЗ | Сигнал за излез на ECC FIFO (само 32-битен) |
Забелешка: Ширината на портите за некои порти се менува во зависност од изборот на ширината на PHY. Ознаката „[a:0]/ [b:0]/[c:0]“ се користи за означување на таквите порти, каде што „[a:0]“ се однесува на ширината на портот кога е избрана 32-битна PHY ширина , „[b:0]“ одговара на 16-битна PHY ширина, а „[c:0]“ одговара на 8-битна PHY ширина.
Автобуски интерфејс на AXI
Табела 3-5 • Интерфејс на автобусот AXI
| Име на порта | Насока | Опис |
| AXI_S_AWREADY | ИЗЛЕЗ | Напишете ја адресата подготвена |
| AXI_S_WREADY | ИЗЛЕЗ | Напишете ја адресата подготвена |
| AXI_S_BID[3:0] | ИЗЛЕЗ | ID на одговор |
| AXI_S_BRESP[1:0] | ИЗЛЕЗ | Напишете одговор |
| AXI_S_BVALID | ИЗЛЕЗ | Напишете го одговорот валиден |
| AXI_S_ARREADY | ИЗЛЕЗ | Прочитајте ја адресата подготвена |
| AXI_S_RID[3:0] | ИЗЛЕЗ | Прочитајте лична карта Tag |
| AXI_S_RRESP[1:0] | ИЗЛЕЗ | Прочитајте го одговорот |
| AXI_S_RDATA[63:0] | ИЗЛЕЗ | Читајте податоци |
| AXI_S_RLAST | ИЗЛЕЗ | Read Last – Овој сигнал го означува последниот пренос во рафалното читање. |
| AXI_S_RVALID | ИЗЛЕЗ | Прочитајте ја адресата валидна |
| AXI_S_AWID[3:0] | IN | Напишете ID на адреса |
| AXI_S_AWADDR[31:0] | IN | Напиши адреса |
| AXI_S_AWLEN[3:0] | IN | Должина на рафал |
| AXI_S_AWSIZE[1:0] | IN | Големина на рафал |
| AXI_S_AWBURST[1:0] | IN | Тип на рафал |
| AXI_S_AWLOCK[1:0] | IN | Тип на заклучување – Овој сигнал дава дополнителни информации за атомските карактеристики на преносот. |
| AXI_S_AWVALID | IN | Напишете ја адресата валидна |
| AXI_S_WID[3:0] | IN | Напишете ID на податоци tag |
| AXI_S_WDATA[63:0] | IN | Напиши податоци |
| AXI_S_WSTRB[7:0] | IN | Напишете строби |
| AXI_S_WLAST | IN | Напиши последно |
| AXI_S_WVALID | IN | Напиши валидно |
| AXI_S_BREADY | IN | Напиши подготвено |
| AXI_S_ARID[3:0] | IN | Прочитајте ID на адреса |
| AXI_S_ARADDR[31:0] | IN | Прочитајте ја адресата |
| AXI_S_ARLEN[3:0] | IN | Должина на рафал |
| AXI_S_ARSIZE[1:0] | IN | Големина на рафал |
| AXI_S_ARBURST[1:0] | IN | Тип на рафал |
| AXI_S_ARLOCK[1:0] | IN | Тип на заклучување |
| AXI_S_ARVALID | IN | Прочитајте ја адресата валидна |
| AXI_S_RREADY | IN | Прочитајте ја адресата подготвена |
| Име на порта | Насока | Опис |
| AXI_S_CORE_RESET_N | IN | Глобално ресетирање на MDDR |
| AXI_S_RMW | IN | Покажува дали сите бајти од 64-битна лента се валидни за сите отчукувања на пренос на AXI.
|
Автобуски интерфејс AHB0
Табела 3-6 • AHB0 Bus интерфејс
| Име на порта | Насока | Опис |
| AHB0_S_HREADYOUT | ИЗЛЕЗ | Подготвен роб на AHBL – Кога високото за запишување покажува дека робот е подготвен да прифати податоци и кога високото за читање покажува дека податоците се валидни. |
| AHB0_S_HRESP | ИЗЛЕЗ | Статус на одговор на AHBL – Кога се вози високо на крајот на трансакцијата, покажува дека трансакцијата е завршена со грешки. Кога на крајот на трансакцијата е ниско, тоа покажува дека трансакцијата е успешно завршена. |
| AHB0_S_HRDATA[31:0] | ИЗЛЕЗ | AHBL за читање податоци – Читајте податоци од slave до master |
| AHB0_S_HSEL | IN | AHBL slave select – Кога е наведено, slave е моментално избраниот AHBL slave на AHB магистралата. |
| AHB0_S_HADDR[31:0] | IN | AHBL адреса – бајт адреса на интерфејсот AHBL |
| AHB0_S_HBURST[2:0] | IN | Должина на рафал на AHBL |
| AHB0_S_HSIZE[1:0] | IN | Големина на пренос на AHBL – Ја означува големината на тековниот трансфер (само трансакции од 8/16/32 бајти) |
| AHB0_S_HTRANS[1:0] | IN | Тип на трансфер AHBL – Го означува типот на трансфер на тековната трансакција. |
| AHB0_S_HMASTLOCK | IN | AHBL заклучување – Кога е потврдено, тековниот трансфер е дел од заклучена трансакција. |
| AHB0_S_HWRITE | IN | AHBL write – Кога високото покажува дека тековната трансакција е запишување. Кога е ниско покажува дека тековната трансакција е прочитана. |
| AHB0_S_HREADY | IN | Подготвен AHBL – Кога е високо, покажува дека робот е подготвен да прифати нова трансакција. |
| AHB0_S_HWDATA[31:0] | IN | AHBL запишување податоци – Запишете податоци од господарот до slave |
Автобуски интерфејс AHB1
Табела 3-7 • AHB1 Bus интерфејс
| Име на порта | Насока | Опис |
| AHB1_S_HREADYOUT | ИЗЛЕЗ | Подготвен AHBL slave – Кога е висок за запишување, покажува дека slave е подготвен да прифати податоци, а кога е високо за читање, покажува дека податоците се валидни. |
| AHB1_S_HRESP | ИЗЛЕЗ | Статус на одговор на AHBL – Кога се вози високо на крајот на трансакцијата, покажува дека трансакцијата е завршена со грешки. Кога на крајот на трансакцијата е ниско, тоа покажува дека трансакцијата е успешно завршена. |
| AHB1_S_HRDATA[31:0] | ИЗЛЕЗ | AHBL за читање податоци – Читајте податоци од slave до master |
| AHB1_S_HSEL | IN | AHBL slave select – Кога е наведено, slave е моментално избраниот AHBL slave на AHB магистралата. |
| AHB1_S_HADDR[31:0] | IN | AHBL адреса – бајт адреса на интерфејсот AHBL |
| AHB1_S_HBURST[2:0] | IN | Должина на рафал на AHBL |
| AHB1_S_HSIZE[1:0] | IN | Големина на пренос на AHBL – Ја означува големината на тековниот трансфер (само трансакции од 8/16/32 бајти). |
| AHB1_S_HTRANS[1:0] | IN | Тип на трансфер AHBL – Го означува типот на трансфер на тековната трансакција. |
| AHB1_S_HMASTLOCK | IN | AHBL заклучување – Кога е наведено, тековниот трансфер е дел од заклучена трансакција. |
| AHB1_S_HWRITE | IN | AHBL write – Кога е високо, покажува дека тековната трансакција е запишување. Кога е ниско, покажува дека тековната трансакција е прочитана. |
| AHB1_S_HREADY | IN | Подготвен AHBL – Кога е високо, покажува дека робот е подготвен да прифати нова трансакција. |
| AHB1_S_HWDATA[31:0] | IN | AHBL запишување податоци – Запишете податоци од господарот до slave |
Поддршка за производи
Microsemi SoC Products Group ги поддржува своите производи со различни услуги за поддршка, вклучително и услуги за клиенти, Центар за техничка поддршка за клиенти, а webсајт, електронска пошта и канцеларии за продажба низ целиот свет. Овој додаток содржи информации за контактирање на Microsemi SoC Products Group и користење на овие услуги за поддршка.
Услуга за клиенти
Контактирајте со службата за корисници за нетехничка поддршка на производот, како што се цените на производите, надградбите на производите, информациите за ажурирање, статусот на нарачката и овластувањето.
Од Северна Америка, јавете се на 800.262.1060
Од остатокот од светот, јавете се на 650.318.4460
Факс, од каде било во светот, 408.643.6913
Центар за техничка поддршка на клиентите
Microsemi SoC Products Group го екипира својот Центар за техничка поддршка за клиенти со висококвалификувани инженери кои можат да помогнат во одговорот на вашите прашања за хардвер, софтвер и дизајн за производите на Microsemi SoC. Центарот за техничка поддршка на клиентите троши многу време за креирање белешки за апликации, одговори на заеднички прашања од циклусот на дизајнирање, документација за познати проблеми и разни ЧПП. Затоа, пред да не контактирате, посетете ги нашите онлајн ресурси. Многу е веројатно дека веќе сме одговориле на вашите прашања.
Техничка поддршка
Посетете ја поддршката за корисници webсајт (www.microsemi.com/soc/support/search/default.aspx) за повеќе информации и поддршка. Многу одговори се достапни на пребарувачот web ресурси вклучуваат дијаграми, илустрации и врски до други ресурси на webсајт.
Webсајт
Можете да прелистувате различни технички и нетехнички информации на почетната страница на SoC, на www.microsemi.com/soc.
Контактирајте го Центарот за техничка поддршка на клиентите
Високо квалификувани инженери работат во Центарот за техничка поддршка. Центарот за техничка поддршка може да се контактира преку е-пошта или преку групата производи на Microsemi SoC webсајт.
Е-пошта
Можете да ги пренесете вашите технички прашања на нашата е-пошта и да добивате одговори по е-пошта, факс или телефон. Исто така, ако имате проблеми со дизајнот, можете да испратите е-пошта за вашиот дизајн fileда добие помош. Постојано ја следиме сметката за е-пошта во текот на денот. Кога ни го испраќате вашето барање, не заборавајте да го вклучите вашето полно име, име на компанија и информации за контакт за ефикасна обработка на вашето барање. Адресата за е-пошта за техничка поддршка е soc_tech@microsemi.com.
Мои случаи
Клиентите на Microsemi SoC Products Group може да поднесуваат и следат технички случаи преку Интернет со одење на Мојот случај
Надвор од САД
Клиентите на кои им е потребна помош надвор од временските зони на САД може да контактираат со техничка поддршка преку е-пошта (soc_tech@microsemi.com) или контактирајте со локалната продажна канцеларија. Описите на канцелариите за продажба може да се најдат на www.microsemi.com/soc/company/contact/default.aspx.
Техничка поддршка на ИТАР
За техничка поддршка на RH и RT FPGA кои се регулирани со меѓународните регулативи за сообраќај на оружје (ITAR), контактирајте со нас преку soc_tech_itar@microsemi.com. Алтернативно, во Мои случаи, изберете Да во паѓачката листа ИТАР. За целосен список на Microsemi FPGA регулирани со ИТАР, посетете го ITAR web страница.
Microsemi Corporation (NASDAQ: MSCC) нуди сеопфатно портфолио на полупроводнички решенија за: воздушна, одбрана и безбедност; претпријатие и комуникации; и индустриски и алтернативни пазари на енергија. Производите вклучуваат аналогни и RF уреди со високи перформанси, висока доверливост, интегрирани кола со мешан сигнал и RF, приспособливи SoC, FPGA и целосни потсистеми. Microsemi е со седиште во Aliso Viejo, Калифорнија. Дознајте повеќе на www.microsemi.com.
© 2014 Microsemi Corporation. Сите права се задржани. Microsemi и логото на Microsemi се заштитни знаци на Microsemi Corporation. Сите други заштитни знаци и услужни марки се сопственост на нивните соодветни сопственици.
Седиштето на корпоративното „Микросеми“.
One Enterprise, Aliso Viejo CA 92656 USA
Во рамките на САД: +1 949-380-6100
Продажба: +1 949-380-6136
Факс: +1 949-215-4996
Документи / ресурси
 |
Конфигурација на Microsemi SmartFusion2 FPGA Fabric DDR контролер [pdf] Упатство за корисникот Конфигурација на контролорот SmartFusion2 FPGA Fabric DDR, SmartFusion2, Конфигурација на FPGA Fabric DDR контролер, Конфигурација на контролорот |
